Simulator report for lab10
Mon Apr 26 12:25:46 2021
Quartus II Version 9.0 Build 132 02/25/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ALTSYNCRAM
  6. Coverage Summary
  7. Complete 1/0-Value Coverage
  8. Missing 1-Value Coverage
  9. Missing 0-Value Coverage
 10. Simulator INI Usage
 11. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 453 nodes    ;
; Simulation Coverage         ;      38.05 % ;
; Total Number of Transitions ; 1016         ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
+-----------------------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                        ;
+--------------------------------------------------------------------------------------------+--------------+---------------+
; Option                                                                                     ; Setting      ; Default Value ;
+--------------------------------------------------------------------------------------------+--------------+---------------+
; Simulation mode                                                                            ; Functional   ; Timing        ;
; Start time                                                                                 ; 0 ns         ; 0 ns          ;
; Simulation results format                                                                  ; CVWF         ;               ;
; Vector input source                                                                        ; semulate.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On           ; On            ;
; Check outputs                                                                              ; Off          ; Off           ;
; Report simulation coverage                                                                 ; On           ; On            ;
; Display complete 1/0 value coverage report                                                 ; On           ; On            ;
; Display missing 1-value coverage report                                                    ; On           ; On            ;
; Display missing 0-value coverage report                                                    ; On           ; On            ;
; Detect setup and hold time violations                                                      ; Off          ; Off           ;
; Detect glitches                                                                            ; Off          ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off          ; Off           ;
; Generate Signal Activity File                                                              ; Off          ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off          ; Off           ;
; Group bus channels in simulation results                                                   ; Off          ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On           ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE   ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off          ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; On           ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto         ; Auto          ;
+--------------------------------------------------------------------------------------------+--------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+----------------------------------------------------------------------------+
; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ALTSYNCRAM ;
+----------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      38.05 % ;
; Total nodes checked                                 ; 453          ;
; Total output ports checked                          ; 452          ;
; Total output ports with complete 1/0-value coverage ; 172          ;
; Total output ports with no 1/0-value coverage       ; 247          ;
; Total output ports with no 1-value coverage         ; 248          ;
; Total output ports with no 0-value coverage         ; 279          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                                                      ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------+
; Node Name                                                                     ; Output Port Name                                                              ; Output Port Type ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------+
; |SIMCOMP|WideOr0                                                              ; |SIMCOMP|WideOr0                                                              ; out0             ;
; |SIMCOMP|state~0                                                              ; |SIMCOMP|state~0                                                              ; out              ;
; |SIMCOMP|state~1                                                              ; |SIMCOMP|state~1                                                              ; out              ;
; |SIMCOMP|state~2                                                              ; |SIMCOMP|state~2                                                              ; out              ;
; |SIMCOMP|state~3                                                              ; |SIMCOMP|state~3                                                              ; out              ;
; |SIMCOMP|state~4                                                              ; |SIMCOMP|state~4                                                              ; out              ;
; |SIMCOMP|AC~14                                                                ; |SIMCOMP|AC~14                                                                ; out              ;
; |SIMCOMP|AC~15                                                                ; |SIMCOMP|AC~15                                                                ; out              ;
; |SIMCOMP|state~5                                                              ; |SIMCOMP|state~5                                                              ; out              ;
; |SIMCOMP|state~6                                                              ; |SIMCOMP|state~6                                                              ; out              ;
; |SIMCOMP|state~7                                                              ; |SIMCOMP|state~7                                                              ; out              ;
; |SIMCOMP|state~8                                                              ; |SIMCOMP|state~8                                                              ; out              ;
; |SIMCOMP|state~9                                                              ; |SIMCOMP|state~9                                                              ; out              ;
; |SIMCOMP|Memory~0                                                             ; |SIMCOMP|Memory~0                                                             ; out              ;
; |SIMCOMP|AC~27                                                                ; |SIMCOMP|AC~27                                                                ; out              ;
; |SIMCOMP|AC~28                                                                ; |SIMCOMP|AC~28                                                                ; out              ;
; |SIMCOMP|AC~29                                                                ; |SIMCOMP|AC~29                                                                ; out              ;
; |SIMCOMP|AC~30                                                                ; |SIMCOMP|AC~30                                                                ; out              ;
; |SIMCOMP|AC~31                                                                ; |SIMCOMP|AC~31                                                                ; out              ;
; |SIMCOMP|state~10                                                             ; |SIMCOMP|state~10                                                             ; out              ;
; |SIMCOMP|state~11                                                             ; |SIMCOMP|state~11                                                             ; out              ;
; |SIMCOMP|state~12                                                             ; |SIMCOMP|state~12                                                             ; out              ;
; |SIMCOMP|state~13                                                             ; |SIMCOMP|state~13                                                             ; out              ;
; |SIMCOMP|Memory~1                                                             ; |SIMCOMP|Memory~1                                                             ; out              ;
; |SIMCOMP|state~15                                                             ; |SIMCOMP|state~15                                                             ; out              ;
; |SIMCOMP|Memory~2                                                             ; |SIMCOMP|Memory~2                                                             ; out              ;
; |SIMCOMP|AC[1]~reg0                                                           ; |SIMCOMP|AC[1]~reg0                                                           ; regout           ;
; |SIMCOMP|AC[0]~reg0                                                           ; |SIMCOMP|AC[0]~reg0                                                           ; regout           ;
; |SIMCOMP|MBR[0]~reg0                                                          ; |SIMCOMP|MBR[0]~reg0                                                          ; regout           ;
; |SIMCOMP|MBR[1]~reg0                                                          ; |SIMCOMP|MBR[1]~reg0                                                          ; regout           ;
; |SIMCOMP|PC[1]~reg0                                                           ; |SIMCOMP|PC[1]~reg0                                                           ; regout           ;
; |SIMCOMP|IR[0]~reg0                                                           ; |SIMCOMP|IR[0]~reg0                                                           ; regout           ;
; |SIMCOMP|IR[2]~reg0                                                           ; |SIMCOMP|IR[2]~reg0                                                           ; regout           ;
; |SIMCOMP|IR[4]~reg0                                                           ; |SIMCOMP|IR[4]~reg0                                                           ; regout           ;
; |SIMCOMP|IR[5]~reg0                                                           ; |SIMCOMP|IR[5]~reg0                                                           ; regout           ;
; |SIMCOMP|IR[13]~reg0                                                          ; |SIMCOMP|IR[13]~reg0                                                          ; regout           ;
; |SIMCOMP|IR[14]~reg0                                                          ; |SIMCOMP|IR[14]~reg0                                                          ; regout           ;
; |SIMCOMP|IR[15]~reg0                                                          ; |SIMCOMP|IR[15]~reg0                                                          ; regout           ;
; |SIMCOMP|state.100                                                            ; |SIMCOMP|state.100                                                            ; regout           ;
; |SIMCOMP|state.011                                                            ; |SIMCOMP|state.011                                                            ; regout           ;
; |SIMCOMP|state.010                                                            ; |SIMCOMP|state.010                                                            ; regout           ;
; |SIMCOMP|state.001                                                            ; |SIMCOMP|state.001                                                            ; regout           ;
; |SIMCOMP|state.000                                                            ; |SIMCOMP|state.000                                                            ; regout           ;
; |SIMCOMP|MAR[0]~reg0                                                          ; |SIMCOMP|MAR[0]~reg0                                                          ; regout           ;
; |SIMCOMP|MAR[1]~reg0                                                          ; |SIMCOMP|MAR[1]~reg0                                                          ; regout           ;
; |SIMCOMP|MAR[2]~reg0                                                          ; |SIMCOMP|MAR[2]~reg0                                                          ; regout           ;
; |SIMCOMP|MAR[3]~reg0                                                          ; |SIMCOMP|MAR[3]~reg0                                                          ; regout           ;
; |SIMCOMP|MAR[4]~reg0                                                          ; |SIMCOMP|MAR[4]~reg0                                                          ; regout           ;
; |SIMCOMP|MAR[5]~reg0                                                          ; |SIMCOMP|MAR[5]~reg0                                                          ; regout           ;
; |SIMCOMP|clock                                                                ; |SIMCOMP|clock                                                                ; out              ;
; |SIMCOMP|PC[0]                                                                ; |SIMCOMP|PC[0]                                                                ; pin_out          ;
; |SIMCOMP|PC[1]                                                                ; |SIMCOMP|PC[1]                                                                ; pin_out          ;
; |SIMCOMP|IR[0]                                                                ; |SIMCOMP|IR[0]                                                                ; pin_out          ;
; |SIMCOMP|IR[2]                                                                ; |SIMCOMP|IR[2]                                                                ; pin_out          ;
; |SIMCOMP|IR[4]                                                                ; |SIMCOMP|IR[4]                                                                ; pin_out          ;
; |SIMCOMP|IR[5]                                                                ; |SIMCOMP|IR[5]                                                                ; pin_out          ;
; |SIMCOMP|IR[13]                                                               ; |SIMCOMP|IR[13]                                                               ; pin_out          ;
; |SIMCOMP|IR[14]                                                               ; |SIMCOMP|IR[14]                                                               ; pin_out          ;
; |SIMCOMP|IR[15]                                                               ; |SIMCOMP|IR[15]                                                               ; pin_out          ;
; |SIMCOMP|MAR[0]                                                               ; |SIMCOMP|MAR[0]                                                               ; pin_out          ;
; |SIMCOMP|MAR[1]                                                               ; |SIMCOMP|MAR[1]                                                               ; pin_out          ;
; |SIMCOMP|MAR[2]                                                               ; |SIMCOMP|MAR[2]                                                               ; pin_out          ;
; |SIMCOMP|MAR[3]                                                               ; |SIMCOMP|MAR[3]                                                               ; pin_out          ;
; |SIMCOMP|MAR[4]                                                               ; |SIMCOMP|MAR[4]                                                               ; pin_out          ;
; |SIMCOMP|MAR[5]                                                               ; |SIMCOMP|MAR[5]                                                               ; pin_out          ;
; |SIMCOMP|MBR[0]                                                               ; |SIMCOMP|MBR[0]                                                               ; pin_out          ;
; |SIMCOMP|MBR[1]                                                               ; |SIMCOMP|MBR[1]                                                               ; pin_out          ;
; |SIMCOMP|AC[0]                                                                ; |SIMCOMP|AC[0]                                                                ; pin_out          ;
; |SIMCOMP|AC[1]                                                                ; |SIMCOMP|AC[1]                                                                ; pin_out          ;
; |SIMCOMP|state~16                                                             ; |SIMCOMP|state~16                                                             ; out0             ;
; |SIMCOMP|state.000~0                                                          ; |SIMCOMP|state.000~0                                                          ; out0             ;
; |SIMCOMP|WideOr5~0                                                            ; |SIMCOMP|WideOr5~0                                                            ; out0             ;
; |SIMCOMP|WideOr5~1                                                            ; |SIMCOMP|WideOr5~1                                                            ; out0             ;
; |SIMCOMP|WideOr5~2                                                            ; |SIMCOMP|WideOr5~2                                                            ; out0             ;
; |SIMCOMP|Selector37~0                                                         ; |SIMCOMP|Selector37~0                                                         ; out0             ;
; |SIMCOMP|Memory~4                                                             ; |SIMCOMP|Memory~4                                                             ; out0             ;
; |SIMCOMP|state~20                                                             ; |SIMCOMP|state~20                                                             ; out0             ;
; |SIMCOMP|Memory_5_bypass[0]                                                   ; |SIMCOMP|Memory_5_bypass[0]                                                   ; regout           ;
; |SIMCOMP|Memory~6                                                             ; |SIMCOMP|Memory~6                                                             ; out0             ;
; |SIMCOMP|Memory~7                                                             ; |SIMCOMP|Memory~7                                                             ; out0             ;
; |SIMCOMP|Memory_5_bypass[1]                                                   ; |SIMCOMP|Memory_5_bypass[1]                                                   ; regout           ;
; |SIMCOMP|Memory_5_bypass[2]                                                   ; |SIMCOMP|Memory_5_bypass[2]                                                   ; regout           ;
; |SIMCOMP|Memory~8                                                             ; |SIMCOMP|Memory~8                                                             ; out0             ;
; |SIMCOMP|Memory_5_bypass[3]                                                   ; |SIMCOMP|Memory_5_bypass[3]                                                   ; regout           ;
; |SIMCOMP|Memory_5_bypass[4]                                                   ; |SIMCOMP|Memory_5_bypass[4]                                                   ; regout           ;
; |SIMCOMP|Memory~9                                                             ; |SIMCOMP|Memory~9                                                             ; out0             ;
; |SIMCOMP|Memory_5_bypass[5]                                                   ; |SIMCOMP|Memory_5_bypass[5]                                                   ; regout           ;
; |SIMCOMP|Memory_5_bypass[6]                                                   ; |SIMCOMP|Memory_5_bypass[6]                                                   ; regout           ;
; |SIMCOMP|Memory~10                                                            ; |SIMCOMP|Memory~10                                                            ; out0             ;
; |SIMCOMP|Memory_5_bypass[7]                                                   ; |SIMCOMP|Memory_5_bypass[7]                                                   ; regout           ;
; |SIMCOMP|Memory_5_bypass[8]                                                   ; |SIMCOMP|Memory_5_bypass[8]                                                   ; regout           ;
; |SIMCOMP|Memory~11                                                            ; |SIMCOMP|Memory~11                                                            ; out0             ;
; |SIMCOMP|Memory_5_bypass[9]                                                   ; |SIMCOMP|Memory_5_bypass[9]                                                   ; regout           ;
; |SIMCOMP|Memory_5_bypass[10]                                                  ; |SIMCOMP|Memory_5_bypass[10]                                                  ; regout           ;
; |SIMCOMP|Memory~12                                                            ; |SIMCOMP|Memory~12                                                            ; out0             ;
; |SIMCOMP|Memory_5_bypass[11]                                                  ; |SIMCOMP|Memory_5_bypass[11]                                                  ; regout           ;
; |SIMCOMP|Memory_5_bypass[12]                                                  ; |SIMCOMP|Memory_5_bypass[12]                                                  ; regout           ;
; |SIMCOMP|Memory~13                                                            ; |SIMCOMP|Memory~13                                                            ; out              ;
; |SIMCOMP|Memory_5_bypass[13]                                                  ; |SIMCOMP|Memory_5_bypass[13]                                                  ; regout           ;
; |SIMCOMP|Memory~14                                                            ; |SIMCOMP|Memory~14                                                            ; out              ;
; |SIMCOMP|Memory_5_bypass[14]                                                  ; |SIMCOMP|Memory_5_bypass[14]                                                  ; regout           ;
; |SIMCOMP|Memory~15                                                            ; |SIMCOMP|Memory~15                                                            ; out              ;
; |SIMCOMP|Memory~16                                                            ; |SIMCOMP|Memory~16                                                            ; out              ;
; |SIMCOMP|Memory~17                                                            ; |SIMCOMP|Memory~17                                                            ; out              ;
; |SIMCOMP|Memory~18                                                            ; |SIMCOMP|Memory~18                                                            ; out              ;
; |SIMCOMP|Memory~25                                                            ; |SIMCOMP|Memory~25                                                            ; out              ;
; |SIMCOMP|Memory~26                                                            ; |SIMCOMP|Memory~26                                                            ; out              ;
; |SIMCOMP|Memory~27                                                            ; |SIMCOMP|Memory~27                                                            ; out              ;
; |SIMCOMP|Memory~28                                                            ; |SIMCOMP|Memory~28                                                            ; out              ;
; |SIMCOMP|Selector0~0                                                          ; |SIMCOMP|Selector0~0                                                          ; out              ;
; |SIMCOMP|Selector0~1                                                          ; |SIMCOMP|Selector0~1                                                          ; out              ;
; |SIMCOMP|Selector1~0                                                          ; |SIMCOMP|Selector1~0                                                          ; out              ;
; |SIMCOMP|Selector1~1                                                          ; |SIMCOMP|Selector1~1                                                          ; out              ;
; |SIMCOMP|Selector2~0                                                          ; |SIMCOMP|Selector2~0                                                          ; out              ;
; |SIMCOMP|Selector2~1                                                          ; |SIMCOMP|Selector2~1                                                          ; out              ;
; |SIMCOMP|Selector3~0                                                          ; |SIMCOMP|Selector3~0                                                          ; out              ;
; |SIMCOMP|Selector3~1                                                          ; |SIMCOMP|Selector3~1                                                          ; out              ;
; |SIMCOMP|Selector10~0                                                         ; |SIMCOMP|Selector10~0                                                         ; out              ;
; |SIMCOMP|Selector10~1                                                         ; |SIMCOMP|Selector10~1                                                         ; out              ;
; |SIMCOMP|Selector11~0                                                         ; |SIMCOMP|Selector11~0                                                         ; out              ;
; |SIMCOMP|Selector11~1                                                         ; |SIMCOMP|Selector11~1                                                         ; out              ;
; |SIMCOMP|Selector12~0                                                         ; |SIMCOMP|Selector12~0                                                         ; out              ;
; |SIMCOMP|Selector13~0                                                         ; |SIMCOMP|Selector13~0                                                         ; out              ;
; |SIMCOMP|Selector13~1                                                         ; |SIMCOMP|Selector13~1                                                         ; out              ;
; |SIMCOMP|Selector14~0                                                         ; |SIMCOMP|Selector14~0                                                         ; out              ;
; |SIMCOMP|Selector14~1                                                         ; |SIMCOMP|Selector14~1                                                         ; out              ;
; |SIMCOMP|Selector15~0                                                         ; |SIMCOMP|Selector15~0                                                         ; out              ;
; |SIMCOMP|Selector15~1                                                         ; |SIMCOMP|Selector15~1                                                         ; out              ;
; |SIMCOMP|Selector28~0                                                         ; |SIMCOMP|Selector28~0                                                         ; out              ;
; |SIMCOMP|Selector28~1                                                         ; |SIMCOMP|Selector28~1                                                         ; out              ;
; |SIMCOMP|Selector29~0                                                         ; |SIMCOMP|Selector29~0                                                         ; out              ;
; |SIMCOMP|Selector29~1                                                         ; |SIMCOMP|Selector29~1                                                         ; out              ;
; |SIMCOMP|Selector30~0                                                         ; |SIMCOMP|Selector30~0                                                         ; out              ;
; |SIMCOMP|Selector30~1                                                         ; |SIMCOMP|Selector30~1                                                         ; out              ;
; |SIMCOMP|Selector31~0                                                         ; |SIMCOMP|Selector31~0                                                         ; out              ;
; |SIMCOMP|Selector31~1                                                         ; |SIMCOMP|Selector31~1                                                         ; out              ;
; |SIMCOMP|Selector32~0                                                         ; |SIMCOMP|Selector32~0                                                         ; out              ;
; |SIMCOMP|Selector32~1                                                         ; |SIMCOMP|Selector32~1                                                         ; out              ;
; |SIMCOMP|Selector33~0                                                         ; |SIMCOMP|Selector33~0                                                         ; out              ;
; |SIMCOMP|Selector33~1                                                         ; |SIMCOMP|Selector33~1                                                         ; out              ;
; |SIMCOMP|Selector34~0                                                         ; |SIMCOMP|Selector34~0                                                         ; out0             ;
; |SIMCOMP|Selector35~0                                                         ; |SIMCOMP|Selector35~0                                                         ; out0             ;
; |SIMCOMP|Selector36~0                                                         ; |SIMCOMP|Selector36~0                                                         ; out0             ;
; |SIMCOMP|Selector36~1                                                         ; |SIMCOMP|Selector36~1                                                         ; out0             ;
; |SIMCOMP|Selector37~1                                                         ; |SIMCOMP|Selector37~1                                                         ; out0             ;
; |SIMCOMP|Decoder0~9                                                           ; |SIMCOMP|Decoder0~9                                                           ; out              ;
; |SIMCOMP|Add0~0                                                               ; |SIMCOMP|Add0~0                                                               ; out0             ;
; |SIMCOMP|Add0~1                                                               ; |SIMCOMP|Add0~1                                                               ; out0             ;
; |SIMCOMP|Add1~0                                                               ; |SIMCOMP|Add1~0                                                               ; out0             ;
; |SIMCOMP|Add1~1                                                               ; |SIMCOMP|Add1~1                                                               ; out0             ;
; |SIMCOMP|Add1~2                                                               ; |SIMCOMP|Add1~2                                                               ; out0             ;
; |SIMCOMP|Add1~3                                                               ; |SIMCOMP|Add1~3                                                               ; out0             ;
; |SIMCOMP|Add1~4                                                               ; |SIMCOMP|Add1~4                                                               ; out0             ;
; |SIMCOMP|Add1~5                                                               ; |SIMCOMP|Add1~5                                                               ; out0             ;
; |SIMCOMP|Add1~6                                                               ; |SIMCOMP|Add1~6                                                               ; out0             ;
; |SIMCOMP|Add1~7                                                               ; |SIMCOMP|Add1~7                                                               ; out0             ;
; |SIMCOMP|Add1~9                                                               ; |SIMCOMP|Add1~9                                                               ; out0             ;
; |SIMCOMP|Add1~11                                                              ; |SIMCOMP|Add1~11                                                              ; out0             ;
; |SIMCOMP|Add1~12                                                              ; |SIMCOMP|Add1~12                                                              ; out0             ;
; |SIMCOMP|Equal0~0                                                             ; |SIMCOMP|Equal0~0                                                             ; out0             ;
; |SIMCOMP|Equal1~0                                                             ; |SIMCOMP|Equal1~0                                                             ; out0             ;
; |SIMCOMP|Equal2~0                                                             ; |SIMCOMP|Equal2~0                                                             ; out0             ;
; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a0  ; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a0  ; portbdataout0    ;
; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a1  ; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a1  ; portbdataout0    ;
; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a2  ; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a2  ; portbdataout0    ;
; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a3  ; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a3  ; portbdataout0    ;
; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a4  ; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a4  ; portbdataout0    ;
; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a5  ; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a5  ; portbdataout0    ;
; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a12 ; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a12 ; portbdataout0    ;
; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a13 ; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a13 ; portbdataout0    ;
; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a14 ; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a14 ; portbdataout0    ;
; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a15 ; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a15 ; portbdataout0    ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                         ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------+
; Node Name                                                                     ; Output Port Name                                                              ; Output Port Type ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------+
; |SIMCOMP|AC[10]~reg0                                                          ; |SIMCOMP|AC[10]~reg0                                                          ; regout           ;
; |SIMCOMP|AC[9]~reg0                                                           ; |SIMCOMP|AC[9]~reg0                                                           ; regout           ;
; |SIMCOMP|AC[8]~reg0                                                           ; |SIMCOMP|AC[8]~reg0                                                           ; regout           ;
; |SIMCOMP|AC~0                                                                 ; |SIMCOMP|AC~0                                                                 ; out              ;
; |SIMCOMP|AC~1                                                                 ; |SIMCOMP|AC~1                                                                 ; out              ;
; |SIMCOMP|AC~2                                                                 ; |SIMCOMP|AC~2                                                                 ; out              ;
; |SIMCOMP|AC~3                                                                 ; |SIMCOMP|AC~3                                                                 ; out              ;
; |SIMCOMP|AC~4                                                                 ; |SIMCOMP|AC~4                                                                 ; out              ;
; |SIMCOMP|AC~5                                                                 ; |SIMCOMP|AC~5                                                                 ; out              ;
; |SIMCOMP|AC~6                                                                 ; |SIMCOMP|AC~6                                                                 ; out              ;
; |SIMCOMP|AC~7                                                                 ; |SIMCOMP|AC~7                                                                 ; out              ;
; |SIMCOMP|AC~8                                                                 ; |SIMCOMP|AC~8                                                                 ; out              ;
; |SIMCOMP|AC~9                                                                 ; |SIMCOMP|AC~9                                                                 ; out              ;
; |SIMCOMP|AC~10                                                                ; |SIMCOMP|AC~10                                                                ; out              ;
; |SIMCOMP|AC~11                                                                ; |SIMCOMP|AC~11                                                                ; out              ;
; |SIMCOMP|AC~16                                                                ; |SIMCOMP|AC~16                                                                ; out              ;
; |SIMCOMP|AC~17                                                                ; |SIMCOMP|AC~17                                                                ; out              ;
; |SIMCOMP|AC~18                                                                ; |SIMCOMP|AC~18                                                                ; out              ;
; |SIMCOMP|AC~19                                                                ; |SIMCOMP|AC~19                                                                ; out              ;
; |SIMCOMP|AC~20                                                                ; |SIMCOMP|AC~20                                                                ; out              ;
; |SIMCOMP|AC~21                                                                ; |SIMCOMP|AC~21                                                                ; out              ;
; |SIMCOMP|AC~22                                                                ; |SIMCOMP|AC~22                                                                ; out              ;
; |SIMCOMP|AC~23                                                                ; |SIMCOMP|AC~23                                                                ; out              ;
; |SIMCOMP|AC~24                                                                ; |SIMCOMP|AC~24                                                                ; out              ;
; |SIMCOMP|AC~25                                                                ; |SIMCOMP|AC~25                                                                ; out              ;
; |SIMCOMP|AC~26                                                                ; |SIMCOMP|AC~26                                                                ; out              ;
; |SIMCOMP|AC[7]~reg0                                                           ; |SIMCOMP|AC[7]~reg0                                                           ; regout           ;
; |SIMCOMP|AC[6]~reg0                                                           ; |SIMCOMP|AC[6]~reg0                                                           ; regout           ;
; |SIMCOMP|AC[5]~reg0                                                           ; |SIMCOMP|AC[5]~reg0                                                           ; regout           ;
; |SIMCOMP|AC[4]~reg0                                                           ; |SIMCOMP|AC[4]~reg0                                                           ; regout           ;
; |SIMCOMP|AC[11]~reg0                                                          ; |SIMCOMP|AC[11]~reg0                                                          ; regout           ;
; |SIMCOMP|AC[12]~reg0                                                          ; |SIMCOMP|AC[12]~reg0                                                          ; regout           ;
; |SIMCOMP|AC[13]~reg0                                                          ; |SIMCOMP|AC[13]~reg0                                                          ; regout           ;
; |SIMCOMP|AC[14]~reg0                                                          ; |SIMCOMP|AC[14]~reg0                                                          ; regout           ;
; |SIMCOMP|AC[15]~reg0                                                          ; |SIMCOMP|AC[15]~reg0                                                          ; regout           ;
; |SIMCOMP|MBR[4]~reg0                                                          ; |SIMCOMP|MBR[4]~reg0                                                          ; regout           ;
; |SIMCOMP|MBR[5]~reg0                                                          ; |SIMCOMP|MBR[5]~reg0                                                          ; regout           ;
; |SIMCOMP|MBR[6]~reg0                                                          ; |SIMCOMP|MBR[6]~reg0                                                          ; regout           ;
; |SIMCOMP|MBR[7]~reg0                                                          ; |SIMCOMP|MBR[7]~reg0                                                          ; regout           ;
; |SIMCOMP|MBR[8]~reg0                                                          ; |SIMCOMP|MBR[8]~reg0                                                          ; regout           ;
; |SIMCOMP|MBR[9]~reg0                                                          ; |SIMCOMP|MBR[9]~reg0                                                          ; regout           ;
; |SIMCOMP|MBR[10]~reg0                                                         ; |SIMCOMP|MBR[10]~reg0                                                         ; regout           ;
; |SIMCOMP|MBR[11]~reg0                                                         ; |SIMCOMP|MBR[11]~reg0                                                         ; regout           ;
; |SIMCOMP|MBR[12]~reg0                                                         ; |SIMCOMP|MBR[12]~reg0                                                         ; regout           ;
; |SIMCOMP|MBR[13]~reg0                                                         ; |SIMCOMP|MBR[13]~reg0                                                         ; regout           ;
; |SIMCOMP|MBR[14]~reg0                                                         ; |SIMCOMP|MBR[14]~reg0                                                         ; regout           ;
; |SIMCOMP|MBR[15]~reg0                                                         ; |SIMCOMP|MBR[15]~reg0                                                         ; regout           ;
; |SIMCOMP|PC[3]~reg0                                                           ; |SIMCOMP|PC[3]~reg0                                                           ; regout           ;
; |SIMCOMP|PC[4]~reg0                                                           ; |SIMCOMP|PC[4]~reg0                                                           ; regout           ;
; |SIMCOMP|PC[5]~reg0                                                           ; |SIMCOMP|PC[5]~reg0                                                           ; regout           ;
; |SIMCOMP|PC[6]~reg0                                                           ; |SIMCOMP|PC[6]~reg0                                                           ; regout           ;
; |SIMCOMP|PC[7]~reg0                                                           ; |SIMCOMP|PC[7]~reg0                                                           ; regout           ;
; |SIMCOMP|PC[8]~reg0                                                           ; |SIMCOMP|PC[8]~reg0                                                           ; regout           ;
; |SIMCOMP|PC[9]~reg0                                                           ; |SIMCOMP|PC[9]~reg0                                                           ; regout           ;
; |SIMCOMP|PC[10]~reg0                                                          ; |SIMCOMP|PC[10]~reg0                                                          ; regout           ;
; |SIMCOMP|PC[11]~reg0                                                          ; |SIMCOMP|PC[11]~reg0                                                          ; regout           ;
; |SIMCOMP|IR[6]~reg0                                                           ; |SIMCOMP|IR[6]~reg0                                                           ; regout           ;
; |SIMCOMP|IR[7]~reg0                                                           ; |SIMCOMP|IR[7]~reg0                                                           ; regout           ;
; |SIMCOMP|IR[8]~reg0                                                           ; |SIMCOMP|IR[8]~reg0                                                           ; regout           ;
; |SIMCOMP|IR[9]~reg0                                                           ; |SIMCOMP|IR[9]~reg0                                                           ; regout           ;
; |SIMCOMP|IR[10]~reg0                                                          ; |SIMCOMP|IR[10]~reg0                                                          ; regout           ;
; |SIMCOMP|IR[11]~reg0                                                          ; |SIMCOMP|IR[11]~reg0                                                          ; regout           ;
; |SIMCOMP|MAR[6]~reg0                                                          ; |SIMCOMP|MAR[6]~reg0                                                          ; regout           ;
; |SIMCOMP|MAR[7]~reg0                                                          ; |SIMCOMP|MAR[7]~reg0                                                          ; regout           ;
; |SIMCOMP|MAR[8]~reg0                                                          ; |SIMCOMP|MAR[8]~reg0                                                          ; regout           ;
; |SIMCOMP|MAR[9]~reg0                                                          ; |SIMCOMP|MAR[9]~reg0                                                          ; regout           ;
; |SIMCOMP|MAR[10]~reg0                                                         ; |SIMCOMP|MAR[10]~reg0                                                         ; regout           ;
; |SIMCOMP|MAR[11]~reg0                                                         ; |SIMCOMP|MAR[11]~reg0                                                         ; regout           ;
; |SIMCOMP|PC[3]                                                                ; |SIMCOMP|PC[3]                                                                ; pin_out          ;
; |SIMCOMP|PC[4]                                                                ; |SIMCOMP|PC[4]                                                                ; pin_out          ;
; |SIMCOMP|PC[5]                                                                ; |SIMCOMP|PC[5]                                                                ; pin_out          ;
; |SIMCOMP|PC[6]                                                                ; |SIMCOMP|PC[6]                                                                ; pin_out          ;
; |SIMCOMP|PC[7]                                                                ; |SIMCOMP|PC[7]                                                                ; pin_out          ;
; |SIMCOMP|PC[8]                                                                ; |SIMCOMP|PC[8]                                                                ; pin_out          ;
; |SIMCOMP|PC[9]                                                                ; |SIMCOMP|PC[9]                                                                ; pin_out          ;
; |SIMCOMP|PC[10]                                                               ; |SIMCOMP|PC[10]                                                               ; pin_out          ;
; |SIMCOMP|PC[11]                                                               ; |SIMCOMP|PC[11]                                                               ; pin_out          ;
; |SIMCOMP|IR[6]                                                                ; |SIMCOMP|IR[6]                                                                ; pin_out          ;
; |SIMCOMP|IR[7]                                                                ; |SIMCOMP|IR[7]                                                                ; pin_out          ;
; |SIMCOMP|IR[8]                                                                ; |SIMCOMP|IR[8]                                                                ; pin_out          ;
; |SIMCOMP|IR[9]                                                                ; |SIMCOMP|IR[9]                                                                ; pin_out          ;
; |SIMCOMP|IR[10]                                                               ; |SIMCOMP|IR[10]                                                               ; pin_out          ;
; |SIMCOMP|IR[11]                                                               ; |SIMCOMP|IR[11]                                                               ; pin_out          ;
; |SIMCOMP|MAR[6]                                                               ; |SIMCOMP|MAR[6]                                                               ; pin_out          ;
; |SIMCOMP|MAR[7]                                                               ; |SIMCOMP|MAR[7]                                                               ; pin_out          ;
; |SIMCOMP|MAR[8]                                                               ; |SIMCOMP|MAR[8]                                                               ; pin_out          ;
; |SIMCOMP|MAR[9]                                                               ; |SIMCOMP|MAR[9]                                                               ; pin_out          ;
; |SIMCOMP|MAR[10]                                                              ; |SIMCOMP|MAR[10]                                                              ; pin_out          ;
; |SIMCOMP|MAR[11]                                                              ; |SIMCOMP|MAR[11]                                                              ; pin_out          ;
; |SIMCOMP|MBR[4]                                                               ; |SIMCOMP|MBR[4]                                                               ; pin_out          ;
; |SIMCOMP|MBR[5]                                                               ; |SIMCOMP|MBR[5]                                                               ; pin_out          ;
; |SIMCOMP|MBR[6]                                                               ; |SIMCOMP|MBR[6]                                                               ; pin_out          ;
; |SIMCOMP|MBR[7]                                                               ; |SIMCOMP|MBR[7]                                                               ; pin_out          ;
; |SIMCOMP|MBR[8]                                                               ; |SIMCOMP|MBR[8]                                                               ; pin_out          ;
; |SIMCOMP|MBR[9]                                                               ; |SIMCOMP|MBR[9]                                                               ; pin_out          ;
; |SIMCOMP|MBR[10]                                                              ; |SIMCOMP|MBR[10]                                                              ; pin_out          ;
; |SIMCOMP|MBR[11]                                                              ; |SIMCOMP|MBR[11]                                                              ; pin_out          ;
; |SIMCOMP|MBR[12]                                                              ; |SIMCOMP|MBR[12]                                                              ; pin_out          ;
; |SIMCOMP|MBR[13]                                                              ; |SIMCOMP|MBR[13]                                                              ; pin_out          ;
; |SIMCOMP|MBR[14]                                                              ; |SIMCOMP|MBR[14]                                                              ; pin_out          ;
; |SIMCOMP|MBR[15]                                                              ; |SIMCOMP|MBR[15]                                                              ; pin_out          ;
; |SIMCOMP|AC[4]                                                                ; |SIMCOMP|AC[4]                                                                ; pin_out          ;
; |SIMCOMP|AC[5]                                                                ; |SIMCOMP|AC[5]                                                                ; pin_out          ;
; |SIMCOMP|AC[6]                                                                ; |SIMCOMP|AC[6]                                                                ; pin_out          ;
; |SIMCOMP|AC[7]                                                                ; |SIMCOMP|AC[7]                                                                ; pin_out          ;
; |SIMCOMP|AC[8]                                                                ; |SIMCOMP|AC[8]                                                                ; pin_out          ;
; |SIMCOMP|AC[9]                                                                ; |SIMCOMP|AC[9]                                                                ; pin_out          ;
; |SIMCOMP|AC[10]                                                               ; |SIMCOMP|AC[10]                                                               ; pin_out          ;
; |SIMCOMP|AC[11]                                                               ; |SIMCOMP|AC[11]                                                               ; pin_out          ;
; |SIMCOMP|AC[12]                                                               ; |SIMCOMP|AC[12]                                                               ; pin_out          ;
; |SIMCOMP|AC[13]                                                               ; |SIMCOMP|AC[13]                                                               ; pin_out          ;
; |SIMCOMP|AC[14]                                                               ; |SIMCOMP|AC[14]                                                               ; pin_out          ;
; |SIMCOMP|AC[15]                                                               ; |SIMCOMP|AC[15]                                                               ; pin_out          ;
; |SIMCOMP|Memory_5_bypass[17]                                                  ; |SIMCOMP|Memory_5_bypass[17]                                                  ; regout           ;
; |SIMCOMP|Memory_5_bypass[18]                                                  ; |SIMCOMP|Memory_5_bypass[18]                                                  ; regout           ;
; |SIMCOMP|Memory~19                                                            ; |SIMCOMP|Memory~19                                                            ; out              ;
; |SIMCOMP|Memory_5_bypass[19]                                                  ; |SIMCOMP|Memory_5_bypass[19]                                                  ; regout           ;
; |SIMCOMP|Memory~20                                                            ; |SIMCOMP|Memory~20                                                            ; out              ;
; |SIMCOMP|Memory_5_bypass[20]                                                  ; |SIMCOMP|Memory_5_bypass[20]                                                  ; regout           ;
; |SIMCOMP|Memory~21                                                            ; |SIMCOMP|Memory~21                                                            ; out              ;
; |SIMCOMP|Memory_5_bypass[21]                                                  ; |SIMCOMP|Memory_5_bypass[21]                                                  ; regout           ;
; |SIMCOMP|Memory~22                                                            ; |SIMCOMP|Memory~22                                                            ; out              ;
; |SIMCOMP|Memory_5_bypass[22]                                                  ; |SIMCOMP|Memory_5_bypass[22]                                                  ; regout           ;
; |SIMCOMP|Memory~23                                                            ; |SIMCOMP|Memory~23                                                            ; out              ;
; |SIMCOMP|Memory_5_bypass[23]                                                  ; |SIMCOMP|Memory_5_bypass[23]                                                  ; regout           ;
; |SIMCOMP|Memory~24                                                            ; |SIMCOMP|Memory~24                                                            ; out              ;
; |SIMCOMP|Memory_5_bypass[24]                                                  ; |SIMCOMP|Memory_5_bypass[24]                                                  ; regout           ;
; |SIMCOMP|Memory_5_bypass[25]                                                  ; |SIMCOMP|Memory_5_bypass[25]                                                  ; regout           ;
; |SIMCOMP|Memory_5_bypass[26]                                                  ; |SIMCOMP|Memory_5_bypass[26]                                                  ; regout           ;
; |SIMCOMP|Memory_5_bypass[27]                                                  ; |SIMCOMP|Memory_5_bypass[27]                                                  ; regout           ;
; |SIMCOMP|Memory_5_bypass[28]                                                  ; |SIMCOMP|Memory_5_bypass[28]                                                  ; regout           ;
; |SIMCOMP|Selector4~0                                                          ; |SIMCOMP|Selector4~0                                                          ; out              ;
; |SIMCOMP|Selector4~1                                                          ; |SIMCOMP|Selector4~1                                                          ; out              ;
; |SIMCOMP|Selector5~0                                                          ; |SIMCOMP|Selector5~0                                                          ; out              ;
; |SIMCOMP|Selector5~1                                                          ; |SIMCOMP|Selector5~1                                                          ; out              ;
; |SIMCOMP|Selector6~0                                                          ; |SIMCOMP|Selector6~0                                                          ; out              ;
; |SIMCOMP|Selector6~1                                                          ; |SIMCOMP|Selector6~1                                                          ; out              ;
; |SIMCOMP|Selector7~0                                                          ; |SIMCOMP|Selector7~0                                                          ; out              ;
; |SIMCOMP|Selector7~1                                                          ; |SIMCOMP|Selector7~1                                                          ; out              ;
; |SIMCOMP|Selector8~0                                                          ; |SIMCOMP|Selector8~0                                                          ; out              ;
; |SIMCOMP|Selector8~1                                                          ; |SIMCOMP|Selector8~1                                                          ; out              ;
; |SIMCOMP|Selector9~0                                                          ; |SIMCOMP|Selector9~0                                                          ; out              ;
; |SIMCOMP|Selector9~1                                                          ; |SIMCOMP|Selector9~1                                                          ; out              ;
; |SIMCOMP|Selector22~0                                                         ; |SIMCOMP|Selector22~0                                                         ; out              ;
; |SIMCOMP|Selector22~1                                                         ; |SIMCOMP|Selector22~1                                                         ; out              ;
; |SIMCOMP|Selector23~0                                                         ; |SIMCOMP|Selector23~0                                                         ; out              ;
; |SIMCOMP|Selector23~1                                                         ; |SIMCOMP|Selector23~1                                                         ; out              ;
; |SIMCOMP|Selector24~0                                                         ; |SIMCOMP|Selector24~0                                                         ; out              ;
; |SIMCOMP|Selector24~1                                                         ; |SIMCOMP|Selector24~1                                                         ; out              ;
; |SIMCOMP|Selector25~0                                                         ; |SIMCOMP|Selector25~0                                                         ; out              ;
; |SIMCOMP|Selector25~1                                                         ; |SIMCOMP|Selector25~1                                                         ; out              ;
; |SIMCOMP|Selector26~0                                                         ; |SIMCOMP|Selector26~0                                                         ; out              ;
; |SIMCOMP|Selector26~1                                                         ; |SIMCOMP|Selector26~1                                                         ; out              ;
; |SIMCOMP|Selector27~0                                                         ; |SIMCOMP|Selector27~0                                                         ; out              ;
; |SIMCOMP|Selector27~1                                                         ; |SIMCOMP|Selector27~1                                                         ; out              ;
; |SIMCOMP|Selector34~1                                                         ; |SIMCOMP|Selector34~1                                                         ; out0             ;
; |SIMCOMP|Selector35~1                                                         ; |SIMCOMP|Selector35~1                                                         ; out0             ;
; |SIMCOMP|Decoder0~0                                                           ; |SIMCOMP|Decoder0~0                                                           ; out              ;
; |SIMCOMP|Decoder0~2                                                           ; |SIMCOMP|Decoder0~2                                                           ; out              ;
; |SIMCOMP|Decoder0~3                                                           ; |SIMCOMP|Decoder0~3                                                           ; out              ;
; |SIMCOMP|Decoder0~4                                                           ; |SIMCOMP|Decoder0~4                                                           ; out              ;
; |SIMCOMP|Decoder0~5                                                           ; |SIMCOMP|Decoder0~5                                                           ; out              ;
; |SIMCOMP|Decoder0~6                                                           ; |SIMCOMP|Decoder0~6                                                           ; out              ;
; |SIMCOMP|Decoder0~7                                                           ; |SIMCOMP|Decoder0~7                                                           ; out              ;
; |SIMCOMP|Decoder0~8                                                           ; |SIMCOMP|Decoder0~8                                                           ; out              ;
; |SIMCOMP|Decoder0~10                                                          ; |SIMCOMP|Decoder0~10                                                          ; out              ;
; |SIMCOMP|Decoder0~11                                                          ; |SIMCOMP|Decoder0~11                                                          ; out              ;
; |SIMCOMP|Decoder0~12                                                          ; |SIMCOMP|Decoder0~12                                                          ; out              ;
; |SIMCOMP|Decoder0~13                                                          ; |SIMCOMP|Decoder0~13                                                          ; out              ;
; |SIMCOMP|Add0~3                                                               ; |SIMCOMP|Add0~3                                                               ; out0             ;
; |SIMCOMP|Add0~4                                                               ; |SIMCOMP|Add0~4                                                               ; out0             ;
; |SIMCOMP|Add0~5                                                               ; |SIMCOMP|Add0~5                                                               ; out0             ;
; |SIMCOMP|Add0~6                                                               ; |SIMCOMP|Add0~6                                                               ; out0             ;
; |SIMCOMP|Add0~7                                                               ; |SIMCOMP|Add0~7                                                               ; out0             ;
; |SIMCOMP|Add0~8                                                               ; |SIMCOMP|Add0~8                                                               ; out0             ;
; |SIMCOMP|Add0~9                                                               ; |SIMCOMP|Add0~9                                                               ; out0             ;
; |SIMCOMP|Add0~10                                                              ; |SIMCOMP|Add0~10                                                              ; out0             ;
; |SIMCOMP|Add0~11                                                              ; |SIMCOMP|Add0~11                                                              ; out0             ;
; |SIMCOMP|Add0~12                                                              ; |SIMCOMP|Add0~12                                                              ; out0             ;
; |SIMCOMP|Add0~13                                                              ; |SIMCOMP|Add0~13                                                              ; out0             ;
; |SIMCOMP|Add0~14                                                              ; |SIMCOMP|Add0~14                                                              ; out0             ;
; |SIMCOMP|Add0~15                                                              ; |SIMCOMP|Add0~15                                                              ; out0             ;
; |SIMCOMP|Add0~16                                                              ; |SIMCOMP|Add0~16                                                              ; out0             ;
; |SIMCOMP|Add0~17                                                              ; |SIMCOMP|Add0~17                                                              ; out0             ;
; |SIMCOMP|Add0~18                                                              ; |SIMCOMP|Add0~18                                                              ; out0             ;
; |SIMCOMP|Add0~19                                                              ; |SIMCOMP|Add0~19                                                              ; out0             ;
; |SIMCOMP|Add0~20                                                              ; |SIMCOMP|Add0~20                                                              ; out0             ;
; |SIMCOMP|Add1~18                                                              ; |SIMCOMP|Add1~18                                                              ; out0             ;
; |SIMCOMP|Add1~19                                                              ; |SIMCOMP|Add1~19                                                              ; out0             ;
; |SIMCOMP|Add1~20                                                              ; |SIMCOMP|Add1~20                                                              ; out0             ;
; |SIMCOMP|Add1~21                                                              ; |SIMCOMP|Add1~21                                                              ; out0             ;
; |SIMCOMP|Add1~22                                                              ; |SIMCOMP|Add1~22                                                              ; out0             ;
; |SIMCOMP|Add1~23                                                              ; |SIMCOMP|Add1~23                                                              ; out0             ;
; |SIMCOMP|Add1~24                                                              ; |SIMCOMP|Add1~24                                                              ; out0             ;
; |SIMCOMP|Add1~25                                                              ; |SIMCOMP|Add1~25                                                              ; out0             ;
; |SIMCOMP|Add1~26                                                              ; |SIMCOMP|Add1~26                                                              ; out0             ;
; |SIMCOMP|Add1~27                                                              ; |SIMCOMP|Add1~27                                                              ; out0             ;
; |SIMCOMP|Add1~28                                                              ; |SIMCOMP|Add1~28                                                              ; out0             ;
; |SIMCOMP|Add1~29                                                              ; |SIMCOMP|Add1~29                                                              ; out0             ;
; |SIMCOMP|Add1~30                                                              ; |SIMCOMP|Add1~30                                                              ; out0             ;
; |SIMCOMP|Add1~31                                                              ; |SIMCOMP|Add1~31                                                              ; out0             ;
; |SIMCOMP|Add1~32                                                              ; |SIMCOMP|Add1~32                                                              ; out0             ;
; |SIMCOMP|Add1~33                                                              ; |SIMCOMP|Add1~33                                                              ; out0             ;
; |SIMCOMP|Add1~34                                                              ; |SIMCOMP|Add1~34                                                              ; out0             ;
; |SIMCOMP|Add1~35                                                              ; |SIMCOMP|Add1~35                                                              ; out0             ;
; |SIMCOMP|Add1~36                                                              ; |SIMCOMP|Add1~36                                                              ; out0             ;
; |SIMCOMP|Add1~37                                                              ; |SIMCOMP|Add1~37                                                              ; out0             ;
; |SIMCOMP|Add1~38                                                              ; |SIMCOMP|Add1~38                                                              ; out0             ;
; |SIMCOMP|Add1~39                                                              ; |SIMCOMP|Add1~39                                                              ; out0             ;
; |SIMCOMP|Add1~40                                                              ; |SIMCOMP|Add1~40                                                              ; out0             ;
; |SIMCOMP|Add1~41                                                              ; |SIMCOMP|Add1~41                                                              ; out0             ;
; |SIMCOMP|Add1~42                                                              ; |SIMCOMP|Add1~42                                                              ; out0             ;
; |SIMCOMP|Add1~43                                                              ; |SIMCOMP|Add1~43                                                              ; out0             ;
; |SIMCOMP|Add1~44                                                              ; |SIMCOMP|Add1~44                                                              ; out0             ;
; |SIMCOMP|Add1~45                                                              ; |SIMCOMP|Add1~45                                                              ; out0             ;
; |SIMCOMP|Add1~46                                                              ; |SIMCOMP|Add1~46                                                              ; out0             ;
; |SIMCOMP|Add1~47                                                              ; |SIMCOMP|Add1~47                                                              ; out0             ;
; |SIMCOMP|Add1~48                                                              ; |SIMCOMP|Add1~48                                                              ; out0             ;
; |SIMCOMP|Add1~49                                                              ; |SIMCOMP|Add1~49                                                              ; out0             ;
; |SIMCOMP|Add1~50                                                              ; |SIMCOMP|Add1~50                                                              ; out0             ;
; |SIMCOMP|Add1~51                                                              ; |SIMCOMP|Add1~51                                                              ; out0             ;
; |SIMCOMP|Add1~52                                                              ; |SIMCOMP|Add1~52                                                              ; out0             ;
; |SIMCOMP|Add1~53                                                              ; |SIMCOMP|Add1~53                                                              ; out0             ;
; |SIMCOMP|Add1~54                                                              ; |SIMCOMP|Add1~54                                                              ; out0             ;
; |SIMCOMP|Add1~55                                                              ; |SIMCOMP|Add1~55                                                              ; out0             ;
; |SIMCOMP|Add1~56                                                              ; |SIMCOMP|Add1~56                                                              ; out0             ;
; |SIMCOMP|Add1~57                                                              ; |SIMCOMP|Add1~57                                                              ; out0             ;
; |SIMCOMP|Add1~58                                                              ; |SIMCOMP|Add1~58                                                              ; out0             ;
; |SIMCOMP|Add1~59                                                              ; |SIMCOMP|Add1~59                                                              ; out0             ;
; |SIMCOMP|Add1~60                                                              ; |SIMCOMP|Add1~60                                                              ; out0             ;
; |SIMCOMP|Add1~61                                                              ; |SIMCOMP|Add1~61                                                              ; out0             ;
; |SIMCOMP|Add1~62                                                              ; |SIMCOMP|Add1~62                                                              ; out0             ;
; |SIMCOMP|Add1~63                                                              ; |SIMCOMP|Add1~63                                                              ; out0             ;
; |SIMCOMP|Add1~64                                                              ; |SIMCOMP|Add1~64                                                              ; out0             ;
; |SIMCOMP|Add1~65                                                              ; |SIMCOMP|Add1~65                                                              ; out0             ;
; |SIMCOMP|Add1~66                                                              ; |SIMCOMP|Add1~66                                                              ; out0             ;
; |SIMCOMP|Add1~67                                                              ; |SIMCOMP|Add1~67                                                              ; out0             ;
; |SIMCOMP|Add1~68                                                              ; |SIMCOMP|Add1~68                                                              ; out0             ;
; |SIMCOMP|Add1~69                                                              ; |SIMCOMP|Add1~69                                                              ; out0             ;
; |SIMCOMP|Add1~70                                                              ; |SIMCOMP|Add1~70                                                              ; out0             ;
; |SIMCOMP|Add1~71                                                              ; |SIMCOMP|Add1~71                                                              ; out0             ;
; |SIMCOMP|Add1~72                                                              ; |SIMCOMP|Add1~72                                                              ; out0             ;
; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a6  ; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a6  ; portbdataout0    ;
; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a7  ; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a7  ; portbdataout0    ;
; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a8  ; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a8  ; portbdataout0    ;
; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a9  ; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a9  ; portbdataout0    ;
; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a10 ; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a10 ; portbdataout0    ;
; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a11 ; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a11 ; portbdataout0    ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                                         ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------+
; Node Name                                                                     ; Output Port Name                                                              ; Output Port Type ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------+
; |SIMCOMP|AC[10]~reg0                                                          ; |SIMCOMP|AC[10]~reg0                                                          ; regout           ;
; |SIMCOMP|AC[9]~reg0                                                           ; |SIMCOMP|AC[9]~reg0                                                           ; regout           ;
; |SIMCOMP|AC[8]~reg0                                                           ; |SIMCOMP|AC[8]~reg0                                                           ; regout           ;
; |SIMCOMP|AC~0                                                                 ; |SIMCOMP|AC~0                                                                 ; out              ;
; |SIMCOMP|AC~1                                                                 ; |SIMCOMP|AC~1                                                                 ; out              ;
; |SIMCOMP|AC~2                                                                 ; |SIMCOMP|AC~2                                                                 ; out              ;
; |SIMCOMP|AC~3                                                                 ; |SIMCOMP|AC~3                                                                 ; out              ;
; |SIMCOMP|AC~4                                                                 ; |SIMCOMP|AC~4                                                                 ; out              ;
; |SIMCOMP|AC~5                                                                 ; |SIMCOMP|AC~5                                                                 ; out              ;
; |SIMCOMP|AC~6                                                                 ; |SIMCOMP|AC~6                                                                 ; out              ;
; |SIMCOMP|AC~7                                                                 ; |SIMCOMP|AC~7                                                                 ; out              ;
; |SIMCOMP|AC~8                                                                 ; |SIMCOMP|AC~8                                                                 ; out              ;
; |SIMCOMP|AC~9                                                                 ; |SIMCOMP|AC~9                                                                 ; out              ;
; |SIMCOMP|AC~10                                                                ; |SIMCOMP|AC~10                                                                ; out              ;
; |SIMCOMP|AC~11                                                                ; |SIMCOMP|AC~11                                                                ; out              ;
; |SIMCOMP|AC~12                                                                ; |SIMCOMP|AC~12                                                                ; out              ;
; |SIMCOMP|AC~13                                                                ; |SIMCOMP|AC~13                                                                ; out              ;
; |SIMCOMP|AC~16                                                                ; |SIMCOMP|AC~16                                                                ; out              ;
; |SIMCOMP|AC~17                                                                ; |SIMCOMP|AC~17                                                                ; out              ;
; |SIMCOMP|AC~18                                                                ; |SIMCOMP|AC~18                                                                ; out              ;
; |SIMCOMP|AC~19                                                                ; |SIMCOMP|AC~19                                                                ; out              ;
; |SIMCOMP|AC~20                                                                ; |SIMCOMP|AC~20                                                                ; out              ;
; |SIMCOMP|AC~21                                                                ; |SIMCOMP|AC~21                                                                ; out              ;
; |SIMCOMP|AC~22                                                                ; |SIMCOMP|AC~22                                                                ; out              ;
; |SIMCOMP|AC~23                                                                ; |SIMCOMP|AC~23                                                                ; out              ;
; |SIMCOMP|AC~24                                                                ; |SIMCOMP|AC~24                                                                ; out              ;
; |SIMCOMP|AC~25                                                                ; |SIMCOMP|AC~25                                                                ; out              ;
; |SIMCOMP|AC~26                                                                ; |SIMCOMP|AC~26                                                                ; out              ;
; |SIMCOMP|state~14                                                             ; |SIMCOMP|state~14                                                             ; out              ;
; |SIMCOMP|AC[7]~reg0                                                           ; |SIMCOMP|AC[7]~reg0                                                           ; regout           ;
; |SIMCOMP|AC[6]~reg0                                                           ; |SIMCOMP|AC[6]~reg0                                                           ; regout           ;
; |SIMCOMP|AC[5]~reg0                                                           ; |SIMCOMP|AC[5]~reg0                                                           ; regout           ;
; |SIMCOMP|AC[4]~reg0                                                           ; |SIMCOMP|AC[4]~reg0                                                           ; regout           ;
; |SIMCOMP|AC[3]~reg0                                                           ; |SIMCOMP|AC[3]~reg0                                                           ; regout           ;
; |SIMCOMP|AC[2]~reg0                                                           ; |SIMCOMP|AC[2]~reg0                                                           ; regout           ;
; |SIMCOMP|AC[11]~reg0                                                          ; |SIMCOMP|AC[11]~reg0                                                          ; regout           ;
; |SIMCOMP|AC[12]~reg0                                                          ; |SIMCOMP|AC[12]~reg0                                                          ; regout           ;
; |SIMCOMP|AC[13]~reg0                                                          ; |SIMCOMP|AC[13]~reg0                                                          ; regout           ;
; |SIMCOMP|AC[14]~reg0                                                          ; |SIMCOMP|AC[14]~reg0                                                          ; regout           ;
; |SIMCOMP|AC[15]~reg0                                                          ; |SIMCOMP|AC[15]~reg0                                                          ; regout           ;
; |SIMCOMP|MBR[2]~reg0                                                          ; |SIMCOMP|MBR[2]~reg0                                                          ; regout           ;
; |SIMCOMP|MBR[3]~reg0                                                          ; |SIMCOMP|MBR[3]~reg0                                                          ; regout           ;
; |SIMCOMP|MBR[4]~reg0                                                          ; |SIMCOMP|MBR[4]~reg0                                                          ; regout           ;
; |SIMCOMP|MBR[5]~reg0                                                          ; |SIMCOMP|MBR[5]~reg0                                                          ; regout           ;
; |SIMCOMP|MBR[6]~reg0                                                          ; |SIMCOMP|MBR[6]~reg0                                                          ; regout           ;
; |SIMCOMP|MBR[7]~reg0                                                          ; |SIMCOMP|MBR[7]~reg0                                                          ; regout           ;
; |SIMCOMP|MBR[8]~reg0                                                          ; |SIMCOMP|MBR[8]~reg0                                                          ; regout           ;
; |SIMCOMP|MBR[9]~reg0                                                          ; |SIMCOMP|MBR[9]~reg0                                                          ; regout           ;
; |SIMCOMP|MBR[10]~reg0                                                         ; |SIMCOMP|MBR[10]~reg0                                                         ; regout           ;
; |SIMCOMP|MBR[11]~reg0                                                         ; |SIMCOMP|MBR[11]~reg0                                                         ; regout           ;
; |SIMCOMP|MBR[12]~reg0                                                         ; |SIMCOMP|MBR[12]~reg0                                                         ; regout           ;
; |SIMCOMP|MBR[13]~reg0                                                         ; |SIMCOMP|MBR[13]~reg0                                                         ; regout           ;
; |SIMCOMP|MBR[14]~reg0                                                         ; |SIMCOMP|MBR[14]~reg0                                                         ; regout           ;
; |SIMCOMP|MBR[15]~reg0                                                         ; |SIMCOMP|MBR[15]~reg0                                                         ; regout           ;
; |SIMCOMP|PC[2]~reg0                                                           ; |SIMCOMP|PC[2]~reg0                                                           ; regout           ;
; |SIMCOMP|PC[3]~reg0                                                           ; |SIMCOMP|PC[3]~reg0                                                           ; regout           ;
; |SIMCOMP|PC[4]~reg0                                                           ; |SIMCOMP|PC[4]~reg0                                                           ; regout           ;
; |SIMCOMP|PC[5]~reg0                                                           ; |SIMCOMP|PC[5]~reg0                                                           ; regout           ;
; |SIMCOMP|PC[6]~reg0                                                           ; |SIMCOMP|PC[6]~reg0                                                           ; regout           ;
; |SIMCOMP|PC[7]~reg0                                                           ; |SIMCOMP|PC[7]~reg0                                                           ; regout           ;
; |SIMCOMP|PC[8]~reg0                                                           ; |SIMCOMP|PC[8]~reg0                                                           ; regout           ;
; |SIMCOMP|PC[9]~reg0                                                           ; |SIMCOMP|PC[9]~reg0                                                           ; regout           ;
; |SIMCOMP|PC[10]~reg0                                                          ; |SIMCOMP|PC[10]~reg0                                                          ; regout           ;
; |SIMCOMP|PC[11]~reg0                                                          ; |SIMCOMP|PC[11]~reg0                                                          ; regout           ;
; |SIMCOMP|IR[1]~reg0                                                           ; |SIMCOMP|IR[1]~reg0                                                           ; regout           ;
; |SIMCOMP|IR[3]~reg0                                                           ; |SIMCOMP|IR[3]~reg0                                                           ; regout           ;
; |SIMCOMP|IR[6]~reg0                                                           ; |SIMCOMP|IR[6]~reg0                                                           ; regout           ;
; |SIMCOMP|IR[7]~reg0                                                           ; |SIMCOMP|IR[7]~reg0                                                           ; regout           ;
; |SIMCOMP|IR[8]~reg0                                                           ; |SIMCOMP|IR[8]~reg0                                                           ; regout           ;
; |SIMCOMP|IR[9]~reg0                                                           ; |SIMCOMP|IR[9]~reg0                                                           ; regout           ;
; |SIMCOMP|IR[10]~reg0                                                          ; |SIMCOMP|IR[10]~reg0                                                          ; regout           ;
; |SIMCOMP|IR[11]~reg0                                                          ; |SIMCOMP|IR[11]~reg0                                                          ; regout           ;
; |SIMCOMP|IR[12]~reg0                                                          ; |SIMCOMP|IR[12]~reg0                                                          ; regout           ;
; |SIMCOMP|MAR[6]~reg0                                                          ; |SIMCOMP|MAR[6]~reg0                                                          ; regout           ;
; |SIMCOMP|MAR[7]~reg0                                                          ; |SIMCOMP|MAR[7]~reg0                                                          ; regout           ;
; |SIMCOMP|MAR[8]~reg0                                                          ; |SIMCOMP|MAR[8]~reg0                                                          ; regout           ;
; |SIMCOMP|MAR[9]~reg0                                                          ; |SIMCOMP|MAR[9]~reg0                                                          ; regout           ;
; |SIMCOMP|MAR[10]~reg0                                                         ; |SIMCOMP|MAR[10]~reg0                                                         ; regout           ;
; |SIMCOMP|MAR[11]~reg0                                                         ; |SIMCOMP|MAR[11]~reg0                                                         ; regout           ;
; |SIMCOMP|PC[2]                                                                ; |SIMCOMP|PC[2]                                                                ; pin_out          ;
; |SIMCOMP|PC[3]                                                                ; |SIMCOMP|PC[3]                                                                ; pin_out          ;
; |SIMCOMP|PC[4]                                                                ; |SIMCOMP|PC[4]                                                                ; pin_out          ;
; |SIMCOMP|PC[5]                                                                ; |SIMCOMP|PC[5]                                                                ; pin_out          ;
; |SIMCOMP|PC[6]                                                                ; |SIMCOMP|PC[6]                                                                ; pin_out          ;
; |SIMCOMP|PC[7]                                                                ; |SIMCOMP|PC[7]                                                                ; pin_out          ;
; |SIMCOMP|PC[8]                                                                ; |SIMCOMP|PC[8]                                                                ; pin_out          ;
; |SIMCOMP|PC[9]                                                                ; |SIMCOMP|PC[9]                                                                ; pin_out          ;
; |SIMCOMP|PC[10]                                                               ; |SIMCOMP|PC[10]                                                               ; pin_out          ;
; |SIMCOMP|PC[11]                                                               ; |SIMCOMP|PC[11]                                                               ; pin_out          ;
; |SIMCOMP|IR[1]                                                                ; |SIMCOMP|IR[1]                                                                ; pin_out          ;
; |SIMCOMP|IR[3]                                                                ; |SIMCOMP|IR[3]                                                                ; pin_out          ;
; |SIMCOMP|IR[6]                                                                ; |SIMCOMP|IR[6]                                                                ; pin_out          ;
; |SIMCOMP|IR[7]                                                                ; |SIMCOMP|IR[7]                                                                ; pin_out          ;
; |SIMCOMP|IR[8]                                                                ; |SIMCOMP|IR[8]                                                                ; pin_out          ;
; |SIMCOMP|IR[9]                                                                ; |SIMCOMP|IR[9]                                                                ; pin_out          ;
; |SIMCOMP|IR[10]                                                               ; |SIMCOMP|IR[10]                                                               ; pin_out          ;
; |SIMCOMP|IR[11]                                                               ; |SIMCOMP|IR[11]                                                               ; pin_out          ;
; |SIMCOMP|IR[12]                                                               ; |SIMCOMP|IR[12]                                                               ; pin_out          ;
; |SIMCOMP|MAR[6]                                                               ; |SIMCOMP|MAR[6]                                                               ; pin_out          ;
; |SIMCOMP|MAR[7]                                                               ; |SIMCOMP|MAR[7]                                                               ; pin_out          ;
; |SIMCOMP|MAR[8]                                                               ; |SIMCOMP|MAR[8]                                                               ; pin_out          ;
; |SIMCOMP|MAR[9]                                                               ; |SIMCOMP|MAR[9]                                                               ; pin_out          ;
; |SIMCOMP|MAR[10]                                                              ; |SIMCOMP|MAR[10]                                                              ; pin_out          ;
; |SIMCOMP|MAR[11]                                                              ; |SIMCOMP|MAR[11]                                                              ; pin_out          ;
; |SIMCOMP|MBR[2]                                                               ; |SIMCOMP|MBR[2]                                                               ; pin_out          ;
; |SIMCOMP|MBR[3]                                                               ; |SIMCOMP|MBR[3]                                                               ; pin_out          ;
; |SIMCOMP|MBR[4]                                                               ; |SIMCOMP|MBR[4]                                                               ; pin_out          ;
; |SIMCOMP|MBR[5]                                                               ; |SIMCOMP|MBR[5]                                                               ; pin_out          ;
; |SIMCOMP|MBR[6]                                                               ; |SIMCOMP|MBR[6]                                                               ; pin_out          ;
; |SIMCOMP|MBR[7]                                                               ; |SIMCOMP|MBR[7]                                                               ; pin_out          ;
; |SIMCOMP|MBR[8]                                                               ; |SIMCOMP|MBR[8]                                                               ; pin_out          ;
; |SIMCOMP|MBR[9]                                                               ; |SIMCOMP|MBR[9]                                                               ; pin_out          ;
; |SIMCOMP|MBR[10]                                                              ; |SIMCOMP|MBR[10]                                                              ; pin_out          ;
; |SIMCOMP|MBR[11]                                                              ; |SIMCOMP|MBR[11]                                                              ; pin_out          ;
; |SIMCOMP|MBR[12]                                                              ; |SIMCOMP|MBR[12]                                                              ; pin_out          ;
; |SIMCOMP|MBR[13]                                                              ; |SIMCOMP|MBR[13]                                                              ; pin_out          ;
; |SIMCOMP|MBR[14]                                                              ; |SIMCOMP|MBR[14]                                                              ; pin_out          ;
; |SIMCOMP|MBR[15]                                                              ; |SIMCOMP|MBR[15]                                                              ; pin_out          ;
; |SIMCOMP|AC[2]                                                                ; |SIMCOMP|AC[2]                                                                ; pin_out          ;
; |SIMCOMP|AC[3]                                                                ; |SIMCOMP|AC[3]                                                                ; pin_out          ;
; |SIMCOMP|AC[4]                                                                ; |SIMCOMP|AC[4]                                                                ; pin_out          ;
; |SIMCOMP|AC[5]                                                                ; |SIMCOMP|AC[5]                                                                ; pin_out          ;
; |SIMCOMP|AC[6]                                                                ; |SIMCOMP|AC[6]                                                                ; pin_out          ;
; |SIMCOMP|AC[7]                                                                ; |SIMCOMP|AC[7]                                                                ; pin_out          ;
; |SIMCOMP|AC[8]                                                                ; |SIMCOMP|AC[8]                                                                ; pin_out          ;
; |SIMCOMP|AC[9]                                                                ; |SIMCOMP|AC[9]                                                                ; pin_out          ;
; |SIMCOMP|AC[10]                                                               ; |SIMCOMP|AC[10]                                                               ; pin_out          ;
; |SIMCOMP|AC[11]                                                               ; |SIMCOMP|AC[11]                                                               ; pin_out          ;
; |SIMCOMP|AC[12]                                                               ; |SIMCOMP|AC[12]                                                               ; pin_out          ;
; |SIMCOMP|AC[13]                                                               ; |SIMCOMP|AC[13]                                                               ; pin_out          ;
; |SIMCOMP|AC[14]                                                               ; |SIMCOMP|AC[14]                                                               ; pin_out          ;
; |SIMCOMP|AC[15]                                                               ; |SIMCOMP|AC[15]                                                               ; pin_out          ;
; |SIMCOMP|Memory_5_bypass[15]                                                  ; |SIMCOMP|Memory_5_bypass[15]                                                  ; regout           ;
; |SIMCOMP|Memory_5_bypass[16]                                                  ; |SIMCOMP|Memory_5_bypass[16]                                                  ; regout           ;
; |SIMCOMP|Memory_5_bypass[17]                                                  ; |SIMCOMP|Memory_5_bypass[17]                                                  ; regout           ;
; |SIMCOMP|Memory_5_bypass[18]                                                  ; |SIMCOMP|Memory_5_bypass[18]                                                  ; regout           ;
; |SIMCOMP|Memory~19                                                            ; |SIMCOMP|Memory~19                                                            ; out              ;
; |SIMCOMP|Memory_5_bypass[19]                                                  ; |SIMCOMP|Memory_5_bypass[19]                                                  ; regout           ;
; |SIMCOMP|Memory~20                                                            ; |SIMCOMP|Memory~20                                                            ; out              ;
; |SIMCOMP|Memory_5_bypass[20]                                                  ; |SIMCOMP|Memory_5_bypass[20]                                                  ; regout           ;
; |SIMCOMP|Memory~21                                                            ; |SIMCOMP|Memory~21                                                            ; out              ;
; |SIMCOMP|Memory_5_bypass[21]                                                  ; |SIMCOMP|Memory_5_bypass[21]                                                  ; regout           ;
; |SIMCOMP|Memory~22                                                            ; |SIMCOMP|Memory~22                                                            ; out              ;
; |SIMCOMP|Memory_5_bypass[22]                                                  ; |SIMCOMP|Memory_5_bypass[22]                                                  ; regout           ;
; |SIMCOMP|Memory~23                                                            ; |SIMCOMP|Memory~23                                                            ; out              ;
; |SIMCOMP|Memory_5_bypass[23]                                                  ; |SIMCOMP|Memory_5_bypass[23]                                                  ; regout           ;
; |SIMCOMP|Memory~24                                                            ; |SIMCOMP|Memory~24                                                            ; out              ;
; |SIMCOMP|Memory_5_bypass[24]                                                  ; |SIMCOMP|Memory_5_bypass[24]                                                  ; regout           ;
; |SIMCOMP|Memory_5_bypass[25]                                                  ; |SIMCOMP|Memory_5_bypass[25]                                                  ; regout           ;
; |SIMCOMP|Memory_5_bypass[26]                                                  ; |SIMCOMP|Memory_5_bypass[26]                                                  ; regout           ;
; |SIMCOMP|Memory_5_bypass[27]                                                  ; |SIMCOMP|Memory_5_bypass[27]                                                  ; regout           ;
; |SIMCOMP|Memory_5_bypass[28]                                                  ; |SIMCOMP|Memory_5_bypass[28]                                                  ; regout           ;
; |SIMCOMP|Selector4~0                                                          ; |SIMCOMP|Selector4~0                                                          ; out              ;
; |SIMCOMP|Selector4~1                                                          ; |SIMCOMP|Selector4~1                                                          ; out              ;
; |SIMCOMP|Selector5~0                                                          ; |SIMCOMP|Selector5~0                                                          ; out              ;
; |SIMCOMP|Selector5~1                                                          ; |SIMCOMP|Selector5~1                                                          ; out              ;
; |SIMCOMP|Selector6~0                                                          ; |SIMCOMP|Selector6~0                                                          ; out              ;
; |SIMCOMP|Selector6~1                                                          ; |SIMCOMP|Selector6~1                                                          ; out              ;
; |SIMCOMP|Selector7~0                                                          ; |SIMCOMP|Selector7~0                                                          ; out              ;
; |SIMCOMP|Selector7~1                                                          ; |SIMCOMP|Selector7~1                                                          ; out              ;
; |SIMCOMP|Selector8~0                                                          ; |SIMCOMP|Selector8~0                                                          ; out              ;
; |SIMCOMP|Selector8~1                                                          ; |SIMCOMP|Selector8~1                                                          ; out              ;
; |SIMCOMP|Selector9~0                                                          ; |SIMCOMP|Selector9~0                                                          ; out              ;
; |SIMCOMP|Selector9~1                                                          ; |SIMCOMP|Selector9~1                                                          ; out              ;
; |SIMCOMP|Selector12~1                                                         ; |SIMCOMP|Selector12~1                                                         ; out              ;
; |SIMCOMP|Selector22~0                                                         ; |SIMCOMP|Selector22~0                                                         ; out              ;
; |SIMCOMP|Selector22~1                                                         ; |SIMCOMP|Selector22~1                                                         ; out              ;
; |SIMCOMP|Selector23~0                                                         ; |SIMCOMP|Selector23~0                                                         ; out              ;
; |SIMCOMP|Selector23~1                                                         ; |SIMCOMP|Selector23~1                                                         ; out              ;
; |SIMCOMP|Selector24~0                                                         ; |SIMCOMP|Selector24~0                                                         ; out              ;
; |SIMCOMP|Selector24~1                                                         ; |SIMCOMP|Selector24~1                                                         ; out              ;
; |SIMCOMP|Selector25~0                                                         ; |SIMCOMP|Selector25~0                                                         ; out              ;
; |SIMCOMP|Selector25~1                                                         ; |SIMCOMP|Selector25~1                                                         ; out              ;
; |SIMCOMP|Selector26~0                                                         ; |SIMCOMP|Selector26~0                                                         ; out              ;
; |SIMCOMP|Selector26~1                                                         ; |SIMCOMP|Selector26~1                                                         ; out              ;
; |SIMCOMP|Selector27~0                                                         ; |SIMCOMP|Selector27~0                                                         ; out              ;
; |SIMCOMP|Selector27~1                                                         ; |SIMCOMP|Selector27~1                                                         ; out              ;
; |SIMCOMP|Selector34~1                                                         ; |SIMCOMP|Selector34~1                                                         ; out0             ;
; |SIMCOMP|Selector35~1                                                         ; |SIMCOMP|Selector35~1                                                         ; out0             ;
; |SIMCOMP|Selector37~2                                                         ; |SIMCOMP|Selector37~2                                                         ; out0             ;
; |SIMCOMP|Decoder0~1                                                           ; |SIMCOMP|Decoder0~1                                                           ; out              ;
; |SIMCOMP|Decoder0~2                                                           ; |SIMCOMP|Decoder0~2                                                           ; out              ;
; |SIMCOMP|Decoder0~3                                                           ; |SIMCOMP|Decoder0~3                                                           ; out              ;
; |SIMCOMP|Decoder0~4                                                           ; |SIMCOMP|Decoder0~4                                                           ; out              ;
; |SIMCOMP|Decoder0~5                                                           ; |SIMCOMP|Decoder0~5                                                           ; out              ;
; |SIMCOMP|Decoder0~6                                                           ; |SIMCOMP|Decoder0~6                                                           ; out              ;
; |SIMCOMP|Decoder0~7                                                           ; |SIMCOMP|Decoder0~7                                                           ; out              ;
; |SIMCOMP|Decoder0~8                                                           ; |SIMCOMP|Decoder0~8                                                           ; out              ;
; |SIMCOMP|Decoder0~10                                                          ; |SIMCOMP|Decoder0~10                                                          ; out              ;
; |SIMCOMP|Decoder0~11                                                          ; |SIMCOMP|Decoder0~11                                                          ; out              ;
; |SIMCOMP|Decoder0~12                                                          ; |SIMCOMP|Decoder0~12                                                          ; out              ;
; |SIMCOMP|Decoder0~13                                                          ; |SIMCOMP|Decoder0~13                                                          ; out              ;
; |SIMCOMP|Add0~2                                                               ; |SIMCOMP|Add0~2                                                               ; out0             ;
; |SIMCOMP|Add0~3                                                               ; |SIMCOMP|Add0~3                                                               ; out0             ;
; |SIMCOMP|Add0~4                                                               ; |SIMCOMP|Add0~4                                                               ; out0             ;
; |SIMCOMP|Add0~5                                                               ; |SIMCOMP|Add0~5                                                               ; out0             ;
; |SIMCOMP|Add0~6                                                               ; |SIMCOMP|Add0~6                                                               ; out0             ;
; |SIMCOMP|Add0~7                                                               ; |SIMCOMP|Add0~7                                                               ; out0             ;
; |SIMCOMP|Add0~8                                                               ; |SIMCOMP|Add0~8                                                               ; out0             ;
; |SIMCOMP|Add0~9                                                               ; |SIMCOMP|Add0~9                                                               ; out0             ;
; |SIMCOMP|Add0~10                                                              ; |SIMCOMP|Add0~10                                                              ; out0             ;
; |SIMCOMP|Add0~11                                                              ; |SIMCOMP|Add0~11                                                              ; out0             ;
; |SIMCOMP|Add0~12                                                              ; |SIMCOMP|Add0~12                                                              ; out0             ;
; |SIMCOMP|Add0~13                                                              ; |SIMCOMP|Add0~13                                                              ; out0             ;
; |SIMCOMP|Add0~14                                                              ; |SIMCOMP|Add0~14                                                              ; out0             ;
; |SIMCOMP|Add0~15                                                              ; |SIMCOMP|Add0~15                                                              ; out0             ;
; |SIMCOMP|Add0~16                                                              ; |SIMCOMP|Add0~16                                                              ; out0             ;
; |SIMCOMP|Add0~17                                                              ; |SIMCOMP|Add0~17                                                              ; out0             ;
; |SIMCOMP|Add0~18                                                              ; |SIMCOMP|Add0~18                                                              ; out0             ;
; |SIMCOMP|Add0~19                                                              ; |SIMCOMP|Add0~19                                                              ; out0             ;
; |SIMCOMP|Add0~20                                                              ; |SIMCOMP|Add0~20                                                              ; out0             ;
; |SIMCOMP|Add1~8                                                               ; |SIMCOMP|Add1~8                                                               ; out0             ;
; |SIMCOMP|Add1~10                                                              ; |SIMCOMP|Add1~10                                                              ; out0             ;
; |SIMCOMP|Add1~13                                                              ; |SIMCOMP|Add1~13                                                              ; out0             ;
; |SIMCOMP|Add1~14                                                              ; |SIMCOMP|Add1~14                                                              ; out0             ;
; |SIMCOMP|Add1~15                                                              ; |SIMCOMP|Add1~15                                                              ; out0             ;
; |SIMCOMP|Add1~16                                                              ; |SIMCOMP|Add1~16                                                              ; out0             ;
; |SIMCOMP|Add1~17                                                              ; |SIMCOMP|Add1~17                                                              ; out0             ;
; |SIMCOMP|Add1~18                                                              ; |SIMCOMP|Add1~18                                                              ; out0             ;
; |SIMCOMP|Add1~19                                                              ; |SIMCOMP|Add1~19                                                              ; out0             ;
; |SIMCOMP|Add1~20                                                              ; |SIMCOMP|Add1~20                                                              ; out0             ;
; |SIMCOMP|Add1~21                                                              ; |SIMCOMP|Add1~21                                                              ; out0             ;
; |SIMCOMP|Add1~22                                                              ; |SIMCOMP|Add1~22                                                              ; out0             ;
; |SIMCOMP|Add1~23                                                              ; |SIMCOMP|Add1~23                                                              ; out0             ;
; |SIMCOMP|Add1~24                                                              ; |SIMCOMP|Add1~24                                                              ; out0             ;
; |SIMCOMP|Add1~25                                                              ; |SIMCOMP|Add1~25                                                              ; out0             ;
; |SIMCOMP|Add1~26                                                              ; |SIMCOMP|Add1~26                                                              ; out0             ;
; |SIMCOMP|Add1~27                                                              ; |SIMCOMP|Add1~27                                                              ; out0             ;
; |SIMCOMP|Add1~28                                                              ; |SIMCOMP|Add1~28                                                              ; out0             ;
; |SIMCOMP|Add1~29                                                              ; |SIMCOMP|Add1~29                                                              ; out0             ;
; |SIMCOMP|Add1~30                                                              ; |SIMCOMP|Add1~30                                                              ; out0             ;
; |SIMCOMP|Add1~31                                                              ; |SIMCOMP|Add1~31                                                              ; out0             ;
; |SIMCOMP|Add1~32                                                              ; |SIMCOMP|Add1~32                                                              ; out0             ;
; |SIMCOMP|Add1~33                                                              ; |SIMCOMP|Add1~33                                                              ; out0             ;
; |SIMCOMP|Add1~34                                                              ; |SIMCOMP|Add1~34                                                              ; out0             ;
; |SIMCOMP|Add1~35                                                              ; |SIMCOMP|Add1~35                                                              ; out0             ;
; |SIMCOMP|Add1~36                                                              ; |SIMCOMP|Add1~36                                                              ; out0             ;
; |SIMCOMP|Add1~37                                                              ; |SIMCOMP|Add1~37                                                              ; out0             ;
; |SIMCOMP|Add1~38                                                              ; |SIMCOMP|Add1~38                                                              ; out0             ;
; |SIMCOMP|Add1~39                                                              ; |SIMCOMP|Add1~39                                                              ; out0             ;
; |SIMCOMP|Add1~40                                                              ; |SIMCOMP|Add1~40                                                              ; out0             ;
; |SIMCOMP|Add1~41                                                              ; |SIMCOMP|Add1~41                                                              ; out0             ;
; |SIMCOMP|Add1~42                                                              ; |SIMCOMP|Add1~42                                                              ; out0             ;
; |SIMCOMP|Add1~43                                                              ; |SIMCOMP|Add1~43                                                              ; out0             ;
; |SIMCOMP|Add1~44                                                              ; |SIMCOMP|Add1~44                                                              ; out0             ;
; |SIMCOMP|Add1~45                                                              ; |SIMCOMP|Add1~45                                                              ; out0             ;
; |SIMCOMP|Add1~46                                                              ; |SIMCOMP|Add1~46                                                              ; out0             ;
; |SIMCOMP|Add1~47                                                              ; |SIMCOMP|Add1~47                                                              ; out0             ;
; |SIMCOMP|Add1~48                                                              ; |SIMCOMP|Add1~48                                                              ; out0             ;
; |SIMCOMP|Add1~49                                                              ; |SIMCOMP|Add1~49                                                              ; out0             ;
; |SIMCOMP|Add1~50                                                              ; |SIMCOMP|Add1~50                                                              ; out0             ;
; |SIMCOMP|Add1~51                                                              ; |SIMCOMP|Add1~51                                                              ; out0             ;
; |SIMCOMP|Add1~52                                                              ; |SIMCOMP|Add1~52                                                              ; out0             ;
; |SIMCOMP|Add1~53                                                              ; |SIMCOMP|Add1~53                                                              ; out0             ;
; |SIMCOMP|Add1~54                                                              ; |SIMCOMP|Add1~54                                                              ; out0             ;
; |SIMCOMP|Add1~55                                                              ; |SIMCOMP|Add1~55                                                              ; out0             ;
; |SIMCOMP|Add1~56                                                              ; |SIMCOMP|Add1~56                                                              ; out0             ;
; |SIMCOMP|Add1~57                                                              ; |SIMCOMP|Add1~57                                                              ; out0             ;
; |SIMCOMP|Add1~58                                                              ; |SIMCOMP|Add1~58                                                              ; out0             ;
; |SIMCOMP|Add1~59                                                              ; |SIMCOMP|Add1~59                                                              ; out0             ;
; |SIMCOMP|Add1~60                                                              ; |SIMCOMP|Add1~60                                                              ; out0             ;
; |SIMCOMP|Add1~61                                                              ; |SIMCOMP|Add1~61                                                              ; out0             ;
; |SIMCOMP|Add1~62                                                              ; |SIMCOMP|Add1~62                                                              ; out0             ;
; |SIMCOMP|Add1~63                                                              ; |SIMCOMP|Add1~63                                                              ; out0             ;
; |SIMCOMP|Add1~64                                                              ; |SIMCOMP|Add1~64                                                              ; out0             ;
; |SIMCOMP|Add1~65                                                              ; |SIMCOMP|Add1~65                                                              ; out0             ;
; |SIMCOMP|Add1~66                                                              ; |SIMCOMP|Add1~66                                                              ; out0             ;
; |SIMCOMP|Add1~67                                                              ; |SIMCOMP|Add1~67                                                              ; out0             ;
; |SIMCOMP|Add1~68                                                              ; |SIMCOMP|Add1~68                                                              ; out0             ;
; |SIMCOMP|Add1~69                                                              ; |SIMCOMP|Add1~69                                                              ; out0             ;
; |SIMCOMP|Add1~70                                                              ; |SIMCOMP|Add1~70                                                              ; out0             ;
; |SIMCOMP|Add1~71                                                              ; |SIMCOMP|Add1~71                                                              ; out0             ;
; |SIMCOMP|Add1~72                                                              ; |SIMCOMP|Add1~72                                                              ; out0             ;
; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a6  ; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a6  ; portbdataout0    ;
; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a7  ; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a7  ; portbdataout0    ;
; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a8  ; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a8  ; portbdataout0    ;
; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a9  ; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a9  ; portbdataout0    ;
; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a10 ; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a10 ; portbdataout0    ;
; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a11 ; |SIMCOMP|altsyncram:Memory_rtl_0|altsyncram_i1n1:auto_generated|ram_block1a11 ; portbdataout0    ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.0 Build 132 02/25/2009 SJ Web Edition
    Info: Processing started: Mon Apr 26 12:25:45 2021
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off lab10 -c lab10
Info: Using vector source file "C:/Users/islam/OneDrive/Desktop/lab10/semulate.vwf"
Info: Overwriting simulation input file with simulation results
    Info: A backup of semulate.vwf called lab10.sim_ori.vwf has been created in the db folder
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      38.05 %
Info: Number of transitions in simulation is 1016
Info: Vector file semulate.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 155 megabytes
    Info: Processing ended: Mon Apr 26 12:25:46 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


