


ملحوظة ملحوظة:

اللَّاجِئُونَ هُنْ شَافِعٌ وَّ فِي عَدْدِهِنَّ
الْمُحَاذِرَاتَ مَا حَفِيزَهَا أَكْبَتْهُنَّ
+ إِذَا سَأَلْتَ عَنِ الْعَذَابِ لِيَنْهَا
لَعْلَ الْوَتَسْ وَ إِذَا عَنْكُمْ اسْتَأْنَدْ
رَهْبَنْيَانَا يَصْرِيرُ بِرْضُونَ
وَ شَرَائِيرَ.

Lec 4 : Cont

zo Drain يربط مع القطب الأعلى والقطب Source .

- القطب الأعلى يرتبط على الجاوند وفتح مازنزم الترمinal الرئيسي Bulk .
- Oxide gate يوحد بين الـ Capacitor في .



Increasing V_T causes the device to be slower

يتأثر جهازنا zo بعامل زو V_T .

السوديش زو V_T . R هو الذي يتأثر على الوقت (زمان) .
 يتأثر على الوقت (زمان) V_T .

Related to
Ron for
the transstor

NMOS
H
L


زمان V_T زمان زمان V_T .

for NMOS, when $V_{GS} > V_T$, $V_{DS} = 0$


cut off region (زمان زمان V_T)

when $V_{GS} - V_T > V_{DS} > 0$

linear region



• We treat the device as constant current source in the saturation region.



لهي linear region و Saturation بين الـ saturation التي ينبع

$$V_{DS} = V_{GS} - V_T$$

"يعنى يكون على الشريحة" Ron JI ايجي


leakage current Jg cutoff JI

واد Source و Drain ~~cutoff~~ .
فی خیر سیم سیم که این ایجاد کننده ای داشت .

این ایجاد کننده ای داشت که در آن همچنان که این ایجاد کننده ای داشت .



- بزرگتر از این داشت و در نظر می داشت ایجاد کننده ای داشت .
- ایجاد کننده ای داشت که در آن همچنان که این ایجاد کننده ای داشت .
- ایجاد کننده ای داشت که در آن همچنان که این ایجاد کننده ای داشت .
- ایجاد کننده ای داشت که در آن همچنان که این ایجاد کننده ای داشت .

Lec 5:



• How to make the device more reliable ?

Hot electrons در Drain می بخوردند .





الشح و را

لما يرتفع الـ V_s وتحسّن دسّاوي V_t يحصل على تناقض بين الـ electro-channel
 وبين الـ D والـ S التي يرجوا من سبب الـ S ، يحصل التناقض والـ channel
 يذهب أعمق ، والـ electro-channel يذهب إلى D الذي هو ينقول pinch off

[channel length modulation]
 "it pinch off the oxide"
 بحسب طاقة و "pinch off the oxide"
 التيار يذهب أرضاً بحسب دينار \propto (الارتفاع)
 في D أول دينار يذهب إلى S (الباقي)

• Guess the output a

good (1) and poor (0) ←



PMOS $L \rightarrow H$

① R_{on} depends on the width


Poor (1) and good (0)


device is on

$$V_{gs} = V_g - V_s > V_T$$

$$V_s < V_g - V_T$$

↓ if $V_s < V_g - V_T$
 تتحقق





\rightarrow Voltage differences \rightarrow Max value

Source \parallel , Drain \parallel $V_G - V_T$

"Pass gate"

\rightarrow If S is maximum \rightarrow D

\rightarrow S is minimum \rightarrow D

good (1) and good (0)



"When we want to pass data only"

\rightarrow output \rightarrow \rightarrow output \rightarrow go inverter chain


(S) \parallel , D \parallel input \rightarrow go

Lec 6:

CMOS



V depends on the switches



for the p-device we change the p-device width such ↓
that $R_p = R_n$

V_{in}	PMOS	NMOS	
0	on	off	C will change
$0.5V_{cc}$	on	on	
V_{cc}	off	on	C will discharge

$\frac{R_p}{R_n}$


يعزز الارتفاع w_n ، w_p في المخرج

إذا تم تشغيل المخرج (n-device) ، فسيتم تشغيل المخرج (p-device) و سيختفي التأخير المترافق مع تضييق المخرج

للتقليل من التأخير


- changing C from $1nF$ to $2nF$ will increase the delay (slope),

⇒ thus, we will need to change the device to minimize the delay.




Question:

$$\text{delay} = \max(\text{P-delay}, \text{N-delay}) \\ = 22 \text{ ps}$$




→ changing the width of the p-device from $w=1$ to $w=2$ faster changing
Higher internal capacitor on PMOS so it discharges on NMOS

skew
making one edge faster than the other




A	B	F
1	0	1
0	1	1
0	0	1



to make Rising & falling time equal

Series $\rightarrow W \propto n \rightarrow R_{in}$



Parallel \rightarrow no change \rightarrow worst case (only one device is on)




$$F = \overline{a} \cdot (\overline{b} + \overline{c}) = \overline{a} \cdot \overline{x}$$

$\bar{a}\bar{b} - \bar{a}\bar{c}$ میں ممکن


جسے 1 دو جو




$$F = \overline{\underbrace{a.b}_{x} + \underbrace{c.d}_{y}} = \overline{x+y}$$



$$G_1 = \overline{(x+y) \cdot (z+w)}$$



NMOS logic (will be discussed later)



• We can extract the function using the
* N-tree



Series \Rightarrow and

Parallel \Rightarrow or

* For P-tree


Series \Rightarrow or

Parallel \Rightarrow and



$$F = a \oplus b = \bar{a} \cdot b + a \cdot \bar{b}$$

\Rightarrow input is as :





- o 2-to-1 Mux

Constructed from

two "pass-gates"


→ discussed previously

→ aims to get good "1"
and good "0"



- o Structured layout

1) Process




2) DRC [design rules check]

3) $\lambda \Rightarrow 2\lambda = L$ [allows for scalable device]

↳ n+, metal ↳ each one has its
P+, di design roles


- o Contact: poly \rightarrow diffu \rightarrow metal \rightarrow via poly: gate
↳ device / poly / diffu (N, P)

- o Vias: metal layers \rightarrow via \rightarrow contact




every metal has a direction [horizontal/vertical]

↳ # except for metal 1, where it can go
in both directions



This is for n-device ||, or for p-device || .
From V_{SS} || V_{CC} || to ground ||

Inverter:



اللمسات في المدخل

[half-design rule]

(device from boundary)

وار

Pin = ~~area~~ cell or area of port

the cell [area] in the port


Port area [area]

• مرات اور boundary بخون (حوا) وار device لایع لوا

Shared diffusion:

two devices share joint boundary \Rightarrow $n+1$ int device
 . for Capacitance : 

• Buffer :



• أحياناً تزوي لمسافتين أو NMOS و/or PMOS مثـان إذا


امض ایجاد اکثر ار **Device** مستحصلہ اُندر [زی اکبر (Width)]

مثال: $C = \frac{1}{2} \pi r^2$ میں C اور r مسماویات ہیں۔




[Design roles میں بکون صائموں کا بار]



الأشفاف أرسم أو أرسم Buffer بطريقة تابعة عشار
أوفر مساحة ويصغر المساحة أنسج




• Stick Diagram



• linking or fingers:

additional
layer



- Instantiation is used to distinguish the devices from each others.

fixed width, vary high

or fixed high, vary width ↫


عستان نشنی

no cell is open

نحوان بالطبع اذا اخذت abstract و معه cell metal و لذم لغوى لل مثلاً (ستين) افتر بضم استثناء اد ت

Zone: lime yellow soil (dry)

آخر طبقات (الطبقة) layers هي



→ Short circuit fault lies in this zone or $\omega_c > \omega$

$$m_1 \rightarrow m_1 -$$

الطبقة المعدنية (Metal layer) تحيط بالخلية (channel cell) وتكون ملتصقة بـ (Metal layer) وتحت الطبقة المعدنية (Metal layer) توجد طبقة (Insulation layer) وهي مسؤولة عن تحويل التيار الكهربائي من طبقة (Metal layer) إلى طبقة (Metal layer) الأخرى.

- Short sentences بالكلمات القصيرة

* بختار دفع ار سب (مساءة وحسن) فریش می

(track) \hat{g}_{TMS}

• "CMOS Complementary logic"