


= ملا حظة مهمه :


التلخيص مش شامل ، في عدد من  
المحاضرات ما حضرها آكثرت منها  
+ اذا حد الله على أي غلط بينه  
بغدل النوتيس و اذا عندكم اشياء  
رئيفها بصير برضو .  
و شكرا .



ليس المنطقة النقية  
هيكلاً منظراً؟




ال gate يجذب الإلكترونات  
إلى بار Substrate و يجذب  
الإلكترونات بقوى ال Source فيس  
المنظرة



ليس بصير pinchoff region  
بار n-device لأن ال p-device  
في holes.

ال n-device يوجه السعة من ال H → L ال p-device  
من ال L → H

We treat the device as constant current  
source in the saturation region.



slope =  $\lambda$  (عارة بصير)  
مرات بصير هيكاً ليس  
أرفع  $V_{ds}$  ويتحصن على نوع  
الشارة  
بعتبره analog signal فلو بصير  
analog Device  
اشغلوا جهاز ال region  
"مش صولتونا"

If we consider CLM it exists, if not we don't use it

$$I = \mu \cdot \frac{w}{L} (V_{gs} - V_T)^2 (1 + \lambda V_{ds})$$

المنطقة التي يتصل بين ال Saturation و ال linear region هو

$$V_{ds} = V_{gs} - V_T$$

مشكلة ال Ron بالتيار ليس "واله تكلم ليس"

ال leakage current و cutoff

• ال ~~cut off~~ Drain و ال Source ينهروا كونه  
 فيصير عنده منظم تحت ال gate عنشان يكون ال length  
 نوع ال Device بقل .


• ال p-device ابدأ من ال n-device كونه ال holes ابدأ  
 من ال electrons .

• بتكبر ال p-device width عنشان ينسجه و دلياً ال p أكبر  
 من ال n عنشان ال mobility تنساي .

• كل ما تزيد الحرارة الجهاز يصير ابدأ .



• كل مادة في ال CMOS إلها ال capacitance .

Lec 5:



• How to make the device more reliable?



لما تزيد الحرارة على ال Drain يصير في ال Hot electrons





الشيخ ودا

لما يرفع ال  $V_D$  وتنقص تساوي  $V_{gs}$  ينقص عنده تناظر بين ال  $V_{gs}$  و  $V_D$  حوالين ال  $D$  و ال  $S$  ويجوا من جهة ال  $S$  ، ينقص التناظر و ال channel ينقص اقل و ال  $V_{gs}$  ينقص بتناقص  $V_D$  ال  $oxide$  ال  $oxide$  يكون يقول عنه *pinch off*

[channel length modulation] ال  $oxide$  هو جاتر عن  $V_T$  و بصغر ال  $V_D$  ينقص التناظر ال  $V_{gs}$  مع بعض يناسب طاقة و "pinch off the oxide" التيار ينقص اقل و  $V_{gs}$  ينقص ال  $width$  ال  $oxide$  ال  $oxide$  ينقص في ال  $oxide$  اول بعض ال  $terminal$  ال  $terminal$  ال  $terminal$



PMOS  $L \rightarrow H$    $R_{on}$  depends on the width





Poor (1) and good (0)  
device is on

$$V_{gs} = V_g - V_s > V_T$$


$$V_s < V_g - V_T$$

أكبر فتحة ممكنة ال  $L$  تنزل





Maximum voltage difference between Source & Drain is  $V_{GT} - V_T$





"pass gate"

دو دروازے (1) maximum voltage difference و بڑھنے والے زیادہ سے زیادہ good (1) and good (0)


"When we want to pass data only"

دیشک inverter سے (1) output عشان تغیر (0) output سے (1) input (یعنی D و S)

Lec 6:




V depends on the switches




we change the p-device width such that  $R_p = R_n$

$V_{in}$	PMOS	NMOS	
0	on	off	C will charge
$0.5V_{cc}$	on	on	
$V_{cc}$	off	on	C will discharge




يعرف السعة بين  $w_p$  و  $w_n$  بالتقريب  
 لو عينا الـ p-device و الـ n-device ON افترقا اذا ال  
 capacitor مستخدم بـ  $I_{short}$  و اذا مش مستخدم  
 بـ  $I_{short}$  القار بـ  $I_{short}$

changing C from 1nF to 2nF will increase the delay (slope),  
 => thus, we will need to change the device to minimize the delay.



Question:






$$\text{delay} = \max(\text{p-delay}, \text{N-delay})$$

$$= 22 \text{ ps}$$



changing the width of the p-device from  $w=1$  to  $w=2$  faster charging  
Higher internal capacitor on PMOS so it discharges on NMOS

skew making on edge faster than the other









to make Rising & falling time equal

Series  $\rightarrow W \times N \rightarrow R_{in}$


Parallel  $\rightarrow$  no change  $\rightarrow$  worst case (only one device is on)






$$F = \overline{a \cdot (b+c)} = \overline{a} \cdot x$$


دعا في طريقة الـ 90  
بما هو أفضل




$$F = \overline{\underbrace{a \cdot b}_x + \underbrace{c \cdot d}_y} = \overline{x + y}$$



$$G = \overline{(x + y) \cdot (z + w)}$$



NMOS logic (will be discussed later)



◦ We can extract the function using the

\* N-tree


Series  $\Rightarrow$  and

Parallel  $\Rightarrow$  or

\* For P-tree


Series  $\Rightarrow$  or

Parallel  $\Rightarrow$  and





$$F = a \oplus b = \bar{a} \cdot b + a \cdot \bar{b}$$

$\Rightarrow$  input is as :



◦ 2-to-1 Mux

constructed from  
two "pass-gates"  
⇒ discussed previously  
⇒ aims to get good "1"  
and good "0"




◦ Structured layout

1) process

2) DRC [design rules check]

3)  $\lambda \Rightarrow 2\lambda = L$  [allows for scalable device]


↳ n+, metal } each one has its  
P+, di } design rules



◦ Contact : poly / diffu / metal / poly: gate

↳ device / poly / diffu (N, P)


◦ Vias : metal layers /











الأفضل أرسماً أو تصميم Buffer بطريقة ثانية بشأن  
أوفر مسلية ويصير الجهاز أوسع.




• Stick Diagram



• linking or fingers:

linking or fingers






- Instantiation is used to distinguish the devices from each others.

fixed width, vary high ← عنوان دیند  
or fixed high, vary width ← cell مع  
در

بناول بالعب مع abstract لا إذا اخطوت  
مثلا (سبيل) metal فوق cell تاتي. لادتر فوق ال layout  
عشان اتقر بغير اسيل اول

zone: (حلي عني سبيل عشان  
اتقر آتيف layers بالخطوات لقدام



لو ما - حيت ال zone مثلا يدي مديت اعل short circuit لو  
- حيت م فوق م

بجر channel عشان ا ب في metal layers عشان  
دشهر عي ال routing ال (سبيل) فوق ال cells  
بالش رص م short

\* بنحتر فوق ال metal - سب ال مساهة وحسب قريش م  
مساهة > track

• "CMOS Complementary logic"