= ملاحظة مهمة :

التلخيص مش شامل ، في عدد من المحاضرات ماحضرتها أكتب فيها

+ اذا حد انتبه على أي غلط يبقه يعدل النوتس و اذا عندكم اشياء نضيفها بصي برضو.

و شكرا .

Lec 4 : Cont

- ال Source بيربط مع الفولتج الأعلى و ال Drain مع الفولتج الأقل.
- ال Bulk بيشبك على الجراوند فبكون ماينزم النيومنال الرابع.
- في capacitor بيتولد بين ال gate و ال oxide.



في رسمة قبل مكانش ✓ الويدث هون أظهرلش

- Increazing V_T causes the device to be slower

- بتعامل مع الdevice بس ديسكرايب السويتش كانه R . اللي هي بتأثر على الوقت (تقليل V_T)



Related to Ron for the transistor

- برفع V_T عشان السيكنج يبو أقلع.

- for NMOS, when $V_{gs} > V_T$, $V_{DS} = 0$
  ↳ cutoff region (يعمل ليكج بس)

- when $V_{gs} - V_T > V_{ds} > 0$
  ↳ linear region



- ليش المنطقة الحمرة هيك منظرها ؟
  - الـ gate بتجذب الالكترونات اللي بالـ Substrate و بتجذب الالكترونات بتعون الـ Source فبصير المنظر هيك



← pinchoff region بس بصير بالـ n-device عكس الـ p-device في holes .

- الـ n-device بوخد اسرع من الـ p-device الـ H → L من الـ L → H .
- We treat the device as constant current source in the saturation region.



مرات بصير هيك بس ارفع VDS و بتعتبر عن نوع لـ عارة .
بعتبره analog signal فلو بدهم يشتغلوا بهاد الـ region " مش مضمونة "

$$I = \mu \cdot \frac{W}{L} (V_{GS} - V_t)^2 \frac{(1 + \lambda V_{DS})}{2}$$

if we consider CLM it exists, if not we don't use it

- المنطقة اللي بتفصل بين الـ Saturation و الـ linear region هي $V_{DS} = V_{GS} - V_T$
- بتذكره الـ Ron بالبير بس " و الله أعلم بس "
- الـ cutoff فيها leakage current .

- ال Drain و ال Source بنعتبروا كانه ~~cutoff~~ فبصير عندي منهم تحت ال gate عشان هيك ال length بتبع ال Device بقل.
- ال p-device أبطأ من ال n-device لأنه ال holes أبطأ من ال electrons.
- بنكبر ال p-device width عشان نسرعه و دليل" ال p أكبر من ال n عشان ال mobility تتساوى.
- كل ما تزيد الحرارة الجهاز بصير أبطأ.
- كل مادة في ال CMOS إلها capacitance.

Lec 5:



parasetic capacitance

- How to make the device more reliable?

لما تزيد الجهد على ال Drain بصير في Hot electrons





الشرح وراا

لما يرفع الـ V_D وتصير تساوي V_G بصير صفر تنافر بين الالكترونز حوالين الـ D و اللي بيجوا من جهة الـ S ، بصير التنافر و الـ Channel بتصير أقل و الالكترونز بتصير بتخلي الـ oxid اللي هو بنقول عنه pinch off

[channel length modulation] اللي هو بأثر على V_T و بيغيرها.

بس تنافر الالكترونز مع بعض بتكسب طاقة و "it pinch off the oxide" التيار بصير أبطأ بس بقل الـ width اللي الالكترونز بتمشي فيه الـ oxide أول بعدها بتوصل الـ terminal الثاني

a Guess the output a



good (1) and poor (0)



the device is on



PMOS L → H

② Ron depends on the width



Poor (1) and good (0)

device is on



$V_{gs} = V_g - V_s > V_T$

$V_s < V_g - V_T$

أكبر قيمة ممكن تاخدها



Voltage difference بين Source ال , Drain ال = Max value $V_{GT} - V_T$



"pass gate"

بوحدة ال maximum من كل وحدة

و بيرجع الاشبوت زي ما هو

good (1) and good (0)

"When we want to pass data only"

بنشيل ال inverter عشان ال output عشان تغير ال output ما يأثر

على ال input (يعكس ال D و ال S)

Lec 6.





V depends on the switches





Invertor

we change the p-device width such ⇓ that $R_p = R_n$

V_{in}	PMOS	NMOS	
0	on	off	C will charge
$0.5V_{cc}$	on	on	
V_{cc}	off	on	C will discharge



- يعوف الاسنية بين up و un بالتجربة.
لو عنا الـ p-device و الـ n-device ON مع بعض اذا الـ capacitor مشحون بصير في I_{short} و اذا مش مشحون بيشتي التيار بمسارين

- changing C from 1nF to 2nF will increase the delay (slope).
⇒ thus, we will need to change the device to minimize the delay.



- الـ delay بين الـ 50٪ للأول و الـ 50٪ للثانية.
- الـ slope بين الـ 80٪ و الـ 20٪

Question:



delay = max(P-delay , N-delay)

= 22 ps

changing the width of the p-device from w=1 to w=2 faster charging Higher internal capacitor on PMOS so it discharges on NMOS

skew making on edge faster than the other







to make Rising & falling time equal

Series → Wxn → R_{in}

Parallel → no change → worst case (only one device is on)









$$F = \overline{a.\underbrace{(b+c)}_{x}} = \overline{a.x}$$



كما في طريقة طويلة

بس هاد أحسن

$$F = \overline{\underbrace{a.b}_{x} + \underbrace{c.d}_{y}} = \overline{x+y}$$



$$G1 = \overline{(x+y).(z+w)}$$



NMOS logic (will be discussed later)



← always on, but it is a weak device

$F = \overline{a.b + c.d}$ نفس الشيء

- We can extract the function using the

* N-tree

  Series ⇒ and

  Parallel ⇒ or

* For P-tree

  Series ⇒ or

  Parallel ⇒ on





$F = a \oplus b = \bar{a}.b + a.\bar{b}$

⇒ input is as :



- 2-to-1 Mux



Constructed from two "pass-gates"
⇒ discussed previously
⇒ aims to get good "1" and good "0"



- Structured layout



1) process
2) DRC [design roles check]
3) λ ⇒ 2λ = L [allows for scalable device]
   ↳ n+, metal, P+, di ⇒ each one has its design roles

- Contact : poly او مع ال diffu او مع ال metal بستبك ال — poly: gate
  ↳ device / poly / diffu (N, P)
- Vias: metal layers بستبك بين ال



- every metal has a direction [horizontal / virtical]
  - # except for metal 1, where it can go in both directions



- برتب الـ p-device بجهة و الـ n-device بجهة من مبدأ انو الـ استبيك عن الـ Vcc و الـ Vss أسهل

- Inverter:





المسافة هاي بنجيبها من الـ [half-design rule]

المسافة بين الـ device و الـ boundries

- لي اشي يوصل حوف الـ cell اسمه ~~Pin~~ Pin
- اي اشي مش واصل لحوف بس بدي استخدمه [اشبك عليه] مسموح تسميه Port .

• مرات الـ boundary بتكون لحوا و الـ device طالع لبرا

Shared diffusion:
two devices عشان أقدر أشبك
وأقل Capacitance



• Buffer:



• أحياناً بتزيد المسافة بين الـ NMOS و الـ PMOS عشان اذا اضطريت أكبر الـ Device مستقبلاً أقدر أزي أكبر الـ width مثلاً عشان اعمل الـ R في الـ trees مساويات.

[ما بتكون مشغول بالـ Design rules]

- الأفضل أرسم أو أصمم ال Buffer بطريقة تانية عشان أوفر مسافة ويصير الجهاز أصغر.



الرسمة مش كاملة

• Stick Diagram







• linking or fingers:



- Instantiation is used to distinguish the devices from each others.

- fixed width, vary high
or fixed high, vary width ← عشان نشبك كذا cell مع بعض

- بنعامل بالشكل مع الشيء abstract إذا اضطرينا مثلاً لنشبك metal فوق cell ثانية، لازم نفوت ال layout عشان أقدر بعدين أشبك اد ما أريد.

zone: بحكي عنه سبيس عشان آمر أطبع layers بالخطوات اللازم.



لو ما حطيت ال zone مثلاً بين ممكن أعمل short circuit لو حطيت m1 فوق m1.

- بعمل metal layers عشان احط فيها channel عشان بشغل على ال routing كذا، بعدين نشبك فوق ال cells بالشكل بدون عمل short.

* بختار نوع ال metal حسب المسافة وحسب قديش معي مساحة (track)

- "CMOS Complementary logic"