

CH.9: Main Memory

إذا الكمبيوتر ما عنده main memory مضاف هو ما بقدر يشغل البرامج، لأنه إذا ما شغل البرنامج بال CPU لازم يجيبه بالأول على الـ main memory عشانه يتم عمل العمليات وتنفيذها بالسي بي برمجية.

* Background

السي بي يقدر توصل بس للـ registers و الـ main memory

- Program must be brought into **memory** and placed within a process for it to be run.
- CPU can access **registers & Main Memory** directly.
- Memory unit sees:
 - ① addresses.
 - ② Read requests & addresses.
 - ③ data.
 - ④ Write requests.

• Register access in **one CPU cycle** or less

• Main memory takes **many cycles** causing a stall.

إذا ال CPU به داتا من الـ bus من طلع من رج، ولكنه بس cycle وحدة، أما إذا به يوصل للميم معوري رج يوخذ أكثر من cycle فالتالي رج يضع وقت وتسبب به كلة. Stall معناها أوقف أو هي الحالة التي البروسر يضع فيها وقت طويل وهو ينتف في الواتاي به يجيبها من المعوري.

عشان طايء المشكلة تحول حلوا الـ cache بين المعوري والـ CPU.

- **Cache sits between main memory and CPU registers.**

* Base and Limit Registers

عشان في وحدة برامج في الـ RAM كمان حد الأشي يسبب انه البروج أو العمليات كمان تقدر للكيورين واطا بناش حد الأشي، يعني بنا العلية بما تقدر توصل للـ addresses تاونها بس وتوصل لحدانية ما تخسرها، فالزيم يكون من كاشي معلومة فيه.

- A pair of **Base and Limit Registers** define the logical address space.

⇒ **Base Register**: Specifies the smallest legal physical memory address.

⇒ **Limit Register**: Specifies the size of the range.

أي مجرّد اللوجيكال أدريس هو البيس، والليمت رجسترز (اللي يتم تحميلهم بطريقة الـ OS فقط)،

البيس رجستر هو أول عنوان (أو أهنف) بقدر البروسر تحمله أو تكون موجودة فيه،

أما الليمت رجستر هو مجرّد كم أدريس مسجولها توصل (النهاية - البداية).

السي بي يوصل تيا كمان انصا في بروسر حادث توصل أدريس بروسر ثانية.

* Hardware Address Protection

كيف ار CPU بتأكد؟
من يجه الأدرسي بتأكد هل هو أكبر وياوي الbase؟ إذا لا
يعطي error، إذا آه بيوف هل هو الأصغر - مجموع ال base وال limit،
إذا لا يعطي error، إذا آه بتليه بيوت على اعصوي.

* Address Binding

في أنظمة التشغيل الحديثة، في أكثر من بروس وحدة يتم تنفيذهم بنفس الوقت،
عشان ما يمين لبطقة بالعنويه أو البروسس تحجز محل مجوز أهلًا لبروسس
ثانية، بلزينا شئ بنظم ويبي هادي العنويه اى للعمليات طايتم قولها
بالعارة من ٣ أنواع من العنويه حسب فترة حياة العلية، وهين:

- ① Source code addresses (Variable names as example).
- ② Compile code addresses (Relocatable addresses) (تجه على أدرسي ابدية)
- ③ Linker or loader addresses (Absolute addresses) (تجه الأدرسي بالزبط)

* Binding of Instructions and Data to Memory

Question: What are the different stages in which address binding can occur?

① Compile time: Absolute code can be generated if memory location known a priori.

عنا إذا كلمة معروف المكان في المعوي قبل كشي (أثناء عملية الكومبايلنج) يتم حجز الموقع،
طبعاً إذا المكان بطل محتاج لازم نعمل compile للبرنامج كلمة مرة.

② Load time: Relocatable code must be generated if it's not known at compile time.

عنا إذا ما اعرف مكانه البروسس في المعوي، لازم الكومبايلر يعمل Relocatable كود ويجه
بالمعوي عند أي نقطة بداية وينقدر نزلطه من طريقه الذاكرة بادي النقطة.

③ Execution time: If the process can be moved during its execution from one memory segment to another, then binding must be delayed until run time.

عنا إذا العلية بنقدر نقلها من مكانه الثاني أثناء عملية التنفيذ، بتأخر حجز العنويه لوقت التنفيذ.

عنا آخر نوع لازم يكون موجود أثناء زني Base & limit register

* Multistep Processing of a User Program

في عدة خطوات (تتضمن وقتاً أساسياً (البرمجة والتحميل))

* Logical vs. Physical Address Space

الفضاء العنبري للذاكرة (Logical address space) والفضاء الفيزيائي للذاكرة (Physical address space)

Question: What are the logical memory address and the physical memory address?

(Virtual Address) Logical Address: Addresses generated by the CPU

Physical Address: Addresses seen by the memory unit.

Same at: compile time and load time.

different at: execution time

Logical address space: The set of all logical addresses generated by a program.

Physical address space: The set of all physical addresses generated by a program.

* Memory-Management Unit (MMU)

Question: What is the MMU?

It's a hardware device that maps the logical address to physical address at run time.

We consider a simple scheme where we have the value in the relocation register (The starting address of the process) then we add the value of this address to every address generated by the CPU.

To get the logical address we will add the logical address with the relocation address value and then the final value will be the physical address in the main memory.

الفكرة بسيطة انه كلما ربيك شي بيتر بيجمع قيمته الفيزيائية

Base register here called relocation register.

User programs deals with logical addresses only.

* Dynamic relocation using a relocation register

- ↳ الروتينية هو مجموعة أكواد معينة لتنفيذ شغلة بسيطة (بناء المثال الروتينية)
- ↳ لأنه يتم إيجاد العنوان كإشارة
- ↳ هذا الروتينية يوفر استخدام جيد للذاكرة كما يتم استخدامه إلا إذا تم استعادته بالإضافة إلى أنه إذا صار غير مستخدم ~~في~~ ما يتم تحله بالذرة.
- ↳ ما يكون في حاجة لتعديل النظام هو من أوقات بناءه بطريقة التزوية بالكتابة.

* Dynamic linking

• Static linking: system libraries and program code combined by the loader into the binary program image.

• Dynamic linking: linking postponed until execution time.

↳ الـ stubs لتكنغ بصرفه اللابرينز جزء من ابايزي كود و يكون في دائمي تشاريخ كائين موجوديه بالبرنامج.

↳ الـ stubs لتكنغ الكتابة فيه ما تكون مربوطه مع البرنامج نفسه ويتم ربطها من وقت تنفيذ البرنامج.

• Stub: small piece of code used to locate the appropriate memory-resident library routine.

↳ وظيفة الـ stubs انما تلاقى فيه بقدر تلاقى في اى الكتابة يعني يكون عندها اشارات عنها أو بتواضع مع الـ OS و انما يقرب في اى الكتابة.

↳ الـ stubs بتدل على ما مع عنوان الروتينية بعينه بتلقه الروتينية، الـ OS بتأكله إذا الروتينية البروسيس مهيوري أدرس وإذا ما كان موجود في نفسه.

• Dynamic linking is useful for libraries ⇒ Also known as shared libraries.

* Swapping

Swapping: process swapped out temporarily to backing a backing store, and then brought back into memory for continued execution

↳ إذا ما في نفس الذاكرة فمما تم على swap ويتم نقل البروسيس لـ backing store. الـ backing store هي مساحة زياره لأي سبب بعينه يرجع ويضع في البروسيس.

Backing store: Fast disk large enough to accommodate copies of all memory images for all users

← عادةً البرنامج موجود جزئياً في الذاكرة قبل تنفيذ نظام التشغيل
 ← عندما يتم تحميل البرنامج عليه من الذاكرة في وقت استخدامه كعمود مؤقتة
 ← طبعاً يكون في ready Queue لأي البرمجيات الموجودة على البرنامج نفسه
 ← بالعادة ما يتم + قوائم swapping لأنها تكون عبء إضافي على نظام التشغيل
 ← يمكن تنفيذ البرنامج من أي مكان

*** Context Switch Time including Swapping**

• Context switch Time can be very high.
 ex 100 MB process swapping with transfer rate of 50 MB/sec.
 swap out time = 2000 ms = swap in time
 ⇒ Total context switch = swap in + swap out
 = 4000 ms = 4 sec !


• It can be reduced by size of memory swapped
 • request_memory() } system calls
 • release_memory() }
 ← في كل مرة يتم swapping في كل ال I/O Device ما يتأخر عبء على الجهاز
 • Standard swapping not used in modern OSs.

*** Swapping on Mobile Systems**

← بالعادة swapping من عدم الأجهزة القديمة لأنه صامع الفلاش موجود
 ← صغرة و صغرة
 ← تبصر عمليات شائعة لكل مشكلة فتم اتاحة الذاكرة في حذف معلومات ال Read-only
 ← من الذاكرة يرجع تماماً من الفلاش موجود في الذاكرة، وعند طمأنينة انهاء التطبيق
 ← من الذاكرة
 ← ال iOS وال Android يعوا ال paging.

*** Contiguous Allocation**

← الذاكرة موجودة في الذاكرة، الذاكرة عند وجود الذاكرة في الذاكرة
 ← يتم استخدامها بشكل مقال



* Fragmentation

Question: What are types of fragmentation?


⇒ External Fragmentation: total memory space exists to satisfy a request, but is not contiguous.

⇒ Internal Fragmentation: Allocated memory may be slightly larger than requested memory resulted in a size difference that is memory internal to a partition but is not used.

Question: How to reduce external fragmentation?

By **Compaction**: shuffle memory contents to place all free memory together in one large block.

↳ possible if only relocation is dynamic & done in execution time.



* Segmentation (مخطط تقسيم الذاكرة)

• Memory-management scheme that supports user view of memory.

• **Segments** (قطع) are logical units of memory. They are represented by a starting address and a length. (أجزاء الذاكرة، يتم تعريفها بواسطة عنوانها الأولي وطولها)


* Segmentation Architecture (مخطط تقسيم الذاكرة)

• logical address consists of two tuple: $\langle \text{segment-number, offset} \rangle$


• **segment table**: maps two-dimensional physical addresses; each table entry has: @base: starting physical address where the segments reside in memory.

@limit: specifies the length of the segment

* Paging Hardware




طريقة عمل الذاكرة الفيزيائية : \leftarrow بتقسيم الذاكرة الفيزيائية الى اقسام



* Paging Example

- Page size = 4 byte \leftarrow = frame size
- memory size = 32 byte \leftarrow = 8 pages
- Page = $\frac{\text{logical address}}{4}$
- offset = $\text{logical} \% 4$



ex Page size = 2048 bytes
 process size = 72766 bytes
 calculate the internal fragmentation.

$$\frac{\text{Process size}}{\text{Page size}} = 35 \text{ pages} + 1086 \text{ bytes}$$

$$\rightarrow \frac{72766}{2048} = (35,5302734 - 35) * 2048$$

$$= 1086 \text{ bytes}$$

• Worst case fragmentation: ~~frame~~ frame size - 1 byte

• on average fragmentation: $\frac{1}{2}$ frame size

← في أوأ الحالات مكنه نطق بسايت واحد في page كذا

* free frames

← لازم البج تبيل يضل يحدد باختيار عشان تعرف ال frames الفاضله والحقوقه

* Implementation of page table

• Page table is kept in main memory.

⇒ Page-table base register (PTBR): points to the page table

⇒ Page-table limit register (PTLR): indicates size of the page table

← بهاد الفودج (Paging) بلزنا وهو فيه للذاكرة لوانه عشان البج تبيل وواحد عشان نيب الذاكرة الأستقر كمان، بعين أول مرة بروج نيب العريم غير بعينه بعد ما يجه بروج عشان يصف الذاكرة من ثمة فيه.

← بدل ما بروج أكثر مرة لليبه ميموري والكوفونو يكلف عدده السائلز، تم إيجاد

Translation look-aside buffer associative memory

• The two memory access problems can be solved by the use of a special fast-lookup hardware cache called

associative memory or translation look-aside buffers (TLBs).

← فكرهم انهم بيأخذوا جوده البج تبيل بطولهم ميموري، ولما بروج في حاجة لطلوقة بروج عليهم، اذا مالقيناها بنضطر بروج البج تبيل الآستقر ونيب العريم وهكذا

* Translation Look-aside Buffer

TLB: a CPU cache that memory management hardware uses to improve virtual addresses (speed) \rightarrow translation

- Typically small: 64-1024 entries
- Some TLBs store address-space identifiers (ASIDs) in each TLB entry - uniquely identifies each process to provide address-space protection for that process.

TLB miss \rightarrow TLB entry is replaced by the new entry. TLB is associative - searched in parallel.

* Effective Access Time

- Hit ratio: percentage of times that a page number is found in the TLB.

Hit ratio = 80% \rightarrow 80% of the time the page number is found in the TLB.

ex Hit ratio = 80%

time to find in TLB = 10 ns

time to access memory = 20 ns

$$EAT = (\alpha * \text{time to find in TLB}) + (1 - \alpha) * \text{time to access memory}$$
$$= (0.8 * 10) + (0.2 * 20) = 12 \text{ ns}$$

* Memory Protection

- Implemented by associating protection bit with each frame to indicate if read-only or read-write access is allowed.
- Valid-Invalid bit attached to each entry in the page table.

(Valid-Invalid bit)

Valid-Invalid bit

* Shared Pages

⇒ shared code


⇒ يتكون في الصفحة للقراءة فقط ويتم مشاركتها بين البروسيسز وهي مفيدة للتواصل بين البروسيسز نفسها (إذا كان جميع الكتابة عليها).

⇒ private code and data

⇒ كل بروسيس منها نسخة خاصة منها من الكود والبيانات.

* Structure of the page table

⇒ إذا جازنا نتقدم الطريقة العادية أي ذكرنا ما هي كونه حجم ابيج تبيل كبير كثير، بعض لو شكلنا هنا 32 بت لو شكلنا أدرس جيس و حجم كل ابيج و كيلو بايت
 منح مضاعف تقريبا $\frac{2^{32}}{2^{12}}$ مليونه ~~انكس~~ ابيج تبيل



⇒ هنا طوره أو تلات عينة هنا ترتيب ابيج تبيل بطريقة عالية، ما جالك

- Hierarchical Paging
- Hashed Page Tables
- Inverted Page Tables


* Hierarchical Page Tables

- Break up the logical address space into multiple page tables.
- A simple technique → two-level page table.
- Then page the page table.

⇒ بقسم ابيج تبيل نفسه لأجزاء وطاي الأجزاء بنعملها زي ابيج تبيل طاق فيها.

* Two-level Paging Example

20-bit page number + 12-bit page offset




⇒ Known as forward-mapped page table

* 64-bit Logical Address space

$K = 2^{10}$
 $M = 2^{20}$
 $G = 2^{30}$

برضو طريقة ال multi-level paging منة مقالة كثير، إذا كان حجم ال page (البيج) 4KB



عنا نمشي للوضوح شوي بنضيف كلمة levels من ال بيج تبيل بس
 مع تغيير نسبة الأقسام للمعموري عالية كل ما زاد عدد ال (levels)

* Hashed Page Tables

- Common in address spaces > 32 bits
- The virtual page number is hashed into a page table, this page table contains a chain of elements hashing to the same location.
- Each element contains:
 - ① The virtual page number
 - ② The value of the mapped page frame
 - ③ Pointer to the next element

عنا نقدر نشتي معية بنه ونفبالسلسلة كلها إذا لقاتها بوضو رقم العنبر

* Inverted Page Table

بدلنا خط رقم ال بيج بنخط رقم العنبر، ووجوا بنخط رقم ال بيج، يكونه هيك جدول
 وأصغر للتحريم في الذاكرة، بس إذا بناتشوف رقم ال بيج مع نوضو وقت طول
 في العنبر.
 عكس تستخدم اليا شيتبيل فيه