

CH.9: Main Memory

إذا الكمبيوتر ما عنده main memory هو ما بقدر يشغل البرامج، لأنه إذا ما نقل البرنامج بال CPU لازم يجيبه بالأول على ال main memory عشانه يتم عمل العمليات وتنفيذها بالسي بي برمجية.

* Background

السي بي يقدر توصل بين registers و ال main memory

- Program must be brought into **memory** and placed within a process for it to be run.
- CPU can access **registers & Main Memory** directly.
- Memory unit sees:
 - ① addresses.
 - ② Read requests & addresses.
 - ③ data.
 - ④ Write requests.

• Register access in **one CPU cycle or less**

• Main memory takes **many cycles** causing a **stall**.

إذا ال CPU به داتا من ال memory فلو صرحت في cycle واحدة، أما إذا به يوصل للميم معوري في وقت أكثر من cycle فالتالي في وضع وقت وتسبب مشكلة.
Stall معناها أو هي الحالة التي البروسر يضيع فيها وقت طويل وهو بيتوقف في ال data التي به يجيبها من ال معوري.

عشان طرية المشكلة تنحل حلوا ال Cache بين ال معوري و ال CPU.

- **Cache sits between main memory and CPU registers.**

* Base and Limit Registers

عشان في وحدة البرامج في ال RAM كمان حد الأشي يجب إنه البروج أو العمليات ممكنة تقدر للكمبيوترين و احنا بنأش حد الأشي، يعني بنا العلية بما تقدر توصل للaddresses تاونها بس و بتقول لحدنا ما بتخبرنا و فلانم يكونه من الاشي موجودة فيه.

- A pair of **Base and Limit Registers** define the logical address space.

⇒ **Base Register**: Specifies the smallest legal physical memory address.

⇒ **Limit Register**: Specifies the size of the range.

أي مجزء ال الوبيكال آدرس هو ال بيس و ال ليميت رجسترز (اللي يتم تحميلهم بطريقة ال OS فقط).

ال بيس رجستر هو أول عنوان (أو أفض) بقدر البروسر تتحمله أو تكون موجودة فيه.

أما ال ليميت رجستر هو مجزء كم آدرس مسجولها توصل (النهاية - البداية).

السي بي يوصل تيا كمان انصا في بروسر حادلت توصل آدرس بروسر ثانية.

* Hardware Address Protection

كيف ار CPU بتأكد؟
من يجه الأدرس بتأكد هل هو أكبر وياوي الbase ؟ إذا لا
يعطي error ، إذا آه صوف دل هو الأصغر - مجموع ال base وال limit ،
إذا لا يعطي error ، إذا آه تخليه صوفت على اعصوي .

* Address Binding

في أنظمة التشغيل الحديثة ، في أكثر من بروس وحدة يتم تنفيذهم بنفس الوقت ،
عشان ما يعين لبطقة بالعنويه أو البروسن تحصد مل مجوز أصلا لبروسن
ثانية ، بلزنا شئ بنظم ويبي هادي العنويه اى للعمليات طايتم قولها
بالعارة من 3 أنواع من العنويه حسب فترة حياة العلية ، وهين :

- ① Source code addresses (Variable names as example).
- ② Compile code addresses (Relocatable addresses) (تجه على أدرا ابدية)
- ③ Linker or loader addresses (Absolute addresses) (تجه الكادس بالزبط)

* Binding of Instructions and Data to Memory

Question: What are the different stages in which address binding can occur?

- ① Compile time: Absolute code can be generated if memory location known a priori.
إذا كان معروف المكان في اعصوي قبل كشي (أثناء عملية الكومبايلنج) يتم حجز الموقع ،
طبعا إذا المكان بطل محتاج لازم نجعل compile للبرنامج كماه مرة .
- ② Load time: Relocatable code must be generated if it's not known at compile time.
إذا ما اعرف مكانه البروسن في اعصوي ، لازم الكومبايلر يجعل Relocatable كود ويجه
بالاعصوي عند أي نقطة بداية وينقدر يخطه من طريقه الا تعلقه باي نقطة .
- ③ Execution time: If the process can be moved during its execution from one memory segment to another, then binding must be delayed until run time.

إذا العلية بقدر تتحرك من مكانه الثاني أثناء عملية التنفيذ ، بتأخر حجز العنويه لوقت التنفيذ .
أخر نوع لازم يكون موجود أثناء زني Base & limit register

* Multistep Processing of a User Program

في عدة خطوات (تتضمن وقتاً أساسياً (البرمجي العنق)

* Logical vs. Physical Address Space

Logical address space: Logical address space

Question: What are the logical memory address and the physical memory address?

Virtual Address → Logical Address: Addresses generated by the CPU

→ Physical Address: Addresses seen by the memory unit.

↳ Same at: compile time and load time.

↳ different at: execution time

• Logical address space: The set of all logical addresses generated by a program.

• Physical address space: The set of all physical addresses generated by a program.

* Memory-Management Unit (MMU)

Question: What is the MMU?

It's a hardware device that maps the logical address to physical address at run time.

• we consider a simple scheme where we have the value in the relocation register (The starting address of the process) then we add the value of this address to every address generated by the CPU.

• To get the logical address we will add the logical address with the relocation address value and then the final value will be the physical address in the main memory.

← الفكرة بسيطة انه كلما ربيو كذا بيتر بنج قيمته لقيمة اللو كذا أدري
بنطع له قيمة الفيزيكي أدري

• Base register here called relocation register.

• User programs deals with logical addresses only.

* Dynamic relocation using a relocation register

- ← الروتينية هو مجموعة أكواد معينة لتنفيذ شغلة بيطة (بدا المثال الروتينية هو لأنه يتم إيجاد الفيزيكال أدرس)
- ← كل الروتينية بوقت استخدام جيد للكرة كما يتم استخدامه إلا إذا تم استعادته بالإضافة إلى وأنه إذا صار غير مستخدم ~~بوقت~~ ما يتم تحله بالكرة.
- ← ما يكون في حاجة لتسجل النظام هو من أوقات ساءه منطوية التزوية بالكتابة.

* Dynamic linking

• Static linking: system libraries and program code combined by the loader into the binary program image.

• Dynamic linking: linking postponed until execution time.

← الـ static linking يعني فيه الـ library ريز جرد من الـ binary كود و ما يكون في داي نند الـ كائن موجوديه بالبرامج.

← الـ dynamic linking يعني فيه ما يكون مربوط مع البرنامج نفسه ويتم ربطها بوقت تنفيذ البرنامج.

• Stub: small piece of code used to locate the appropriate memory-resident library routine.

← وظيفة الـ stub إننا تلاقى فيه بقدر تلاقى هاي الـ مكتبات يعني يكون عندها مكتبات عنها أو بتوافق مع الـ OS و ما يقرب هاي الـ مكتبات.

← الـ stub بتدل علينا مع عنوان الروتينية بعينه بتفقه الروتينية، الـ OS بتأكله إذا الروتينية البروسيس مهيوري أدرس وإذا ما كان موجود بيته.

• Dynamic linking is useful for libraries ⇒ Also known as shared libraries.

* Swapping

Swapping: process swapped out temporarily to backing a backing store, and then brought back into memory for continued execution

← إذا ما في نفاذ الذاكرة فمباشراً يتم عمل swap ويتم نقل البروسيس لـ backing store. الـ backing store هي مساحة زياره لأي سبب بعينه يرجع يرجع هاي البروسيس.

Backing store: Fast disk large enough to accommodate copies of all memory images for all users

* Fragmentation

Question: What are types of fragmentation?


⇒ External Fragmentation: total memory space exists to satisfy a request, but is not contiguous.

⇒ Internal Fragmentation: Allocated memory may be slightly larger than requested memory resulted in a size difference that is memory internal to a partition but is not used.

Question: How to reduce external fragmentation?

By **Compaction**: shuffle memory contents to place all free memory together in one large block.

↳ possible if only relocation is dynamic & done in execution time.



* Segmentation (مخطط تقسيم الذاكرة)

• Memory-management scheme that supports user view of memory.

• **Segments** (قطع) are logical units of memory. They are represented by a starting address and a length.



* Segmentation Architecture (مخطط تقسيم الذاكرة)

• logical address consists of two tuple: $\langle \text{segment-number, offset} \rangle$.

• **segment table**: maps two-dimensional physical addresses; each table entry has: @base: starting physical address where the segments reside in memory.


@limit: specifies the length of the segment

* Paging Hardware



* Paging Example

- Page size = 4 byte = frame size
- memory size = 32 byte = 8 pages
- Page = $\frac{\text{logical address}}{4}$
- offset = $\text{logical} \% 4$



ex Page size = 2048 bytes
 process size = 72766 bytes
 calculate the internal fragmentation.

$$\frac{\text{Process size}}{\text{Page size}} = 35 \text{ pages} + 1086 \text{ bytes}$$

$$\rightarrow \frac{72766}{2048} = (35,5302734 - 35) * 2048$$

$$= 1086 \text{ bytes}$$

• Worst case fragmentation: ~~frame~~ frame size - 1 byte

• on average fragmentation: $\frac{1}{2}$ frame size

← في أوأ الحلات مكنه نط ببايت واحد في page كذا

* free frames

← لازم البج تبيل يضل يحدد باحتمار عشان تعرف ال frames الفاضله والحقوقه

* Implementation of page table

• Page table is kept in main memory.

⇒ Page-table base register (PTBR): points to the page table

⇒ Page-table limit register (PTLR): indicates size of the page table

← بهاد الفودج (Paging) بلزنا وهو فيه للذاكرة لوانه عشان البج تبيل وواحد عشان نيب الذاكرة الأستراكية، بعين أول مرة بروج نيب العريم غير بعينه بعد ما يجه بروج عشان يصف الذاكرة من ثمة فيه.

← بدل ما بروج أكثر مرة للبيعه ميموري والكوفونو يكلف عدده السائلز، تم إيجاد

Translation look-aside buffer associative memory

• The two memory access problems can be solved by the use of a special fast-lookup hardware cache called

associative memory or translation look-aside buffers (TLBs).

← فكرهم انهم بياضا جوده البج تبيل بطولهم ميموري، ولما بروج في حاجة لطولهم بروج عليهم، اذا مالقيناها بنضطر بروج البج تبيل الآستراكية ونيب العريم وهكذا

* Translation Look-aside Buffer

TLB: a CPU cache that memory management hardware uses to improve virtual addresses (speed) translation

- Typically small: 64-1024 entries
- Some TLBs store address-space identifiers (ASIDs) in each TLB entry - uniquely identifies each process to provide address-space protection for that process.

TLB miss في TLB لا يوجد الـ ASID، فيجب ان نبحث في الـ TLB في كل مرة نريد ان نترجم فيها الـ virtual address الى الـ physical address.

- TLB is associative - searched in parallel. - الـ TLB في الـ CPU

* Effective Access Time

- Hit ratio: percentage of times that a page number is found in the TLB.

Hit ratio = 80% (الـ TLB في الـ CPU) \Rightarrow الـ TLB في الـ CPU

ex Hit ratio = 80%

time to find in TLB = 10 ns

time to access memory = 20 ns

$$EAT = (\alpha * \text{time to find in TLB}) + (1 - \alpha) * \text{time to access memory}$$
$$= (0.8 * 10) + (0.2 * 20) = 12 \text{ ns}$$

* Memory Protection

- Implemented by associating protection bit with each frame to indicate if read-only or read-write access is allowed.
- Valid-Invalid bit attached to each entry in the page table.

(Valid-Invalid bit)
Valid-Invalid bit

* Shared Pages

⇒ shared code

⇒ يتكون في الصفحة للقراءة فقط ويتم مشاركتها بين البروسيسز وهي مفيدة للتواصل بين البروسيسز نفسها (إذا كان جميع الكتابة عليها).

⇒ private code and data

⇒ كل بروسيس منها نسخة خاصة منها من الكود والبيانات.

* Structure of the page table

⇒ إذا جازنا نتقدم الطريقة العادية أي ذكرنا ما هي كونه حجم ابيج تبيل كبير كثير، بعض لو شكلنا هنا 32 بت لو شكلنا أدرس جيس و حجم كل ابيج و كيلو بايت
 منح مضاعف تقريبا $\frac{2^{32}}{2^{12}}$ مليونه 2^{12} ابيج تبيل



⇒ هنا طوره أو تلات عينة مثلا نرتب ابيج تبيل بطريقة عالية، ما جالك

- Hierarchical Paging
- Hashed Page Tables
- Inverted Page Tables


* Hierarchical Page Tables

- Break up the logical address space into multiple page tables.
- A simple technique → two-level page table.
- Then page the page table.

⇒ بقسم ابيج تبيل نفسه لأجزاء وطاي الأجزاء بنعملها زي ابيج تبيل طاق فيها.

* Two-level Paging Example

20-bit page number + 12-bit page offset




⇒ Known as forward-mapped page table

* 64-bit logical Address space

$K = 2^{10}$
 $M = 2^{20}$
 $G = 2^{30}$

برضو طريقة ال multi-level Paging منه مقالة كثير، إذا كان حجم الـ page (الـ 4KB)



عنا نحتاج الموضوع شوي بنضيف كذا levels من الـ page table
 مع تغيير نسبة الأقسام للمعموري عالية كذا ما زاد عدد الـ levels

* Hashed Page Tables

- Common in address spaces > 32 bits
- The virtual page number is hashed into a page table, this page table contains a chain of elements hashing to the same location.
- Each element contains:
 - ① The virtual page number
 - ② The value of the mapped page frame
 - ③ Pointer to the next element

عنا نقدر في شي معينه بنسوفها بسلسلة كذا إذا لكانا بوجد رقم العنصر

* Inverted Page Table

بدلنا خط رقم الـ page بنخط رقم العنصر، ووجوا بنخط رقم الـ page، يكون هيك جدول
 وأصغر للتخزين في الذاكرة، بس إذا بناتشوف رقم الـ page نوجد وقت طويل
 في البحث.
 عكس تستخدم الـ page table فيه